📚 ACtive-HDL技术资料

📦 资源总数：1147
📄 技术文档：2
💻 源代码：20046
Active-HDL是一款功能强大的硬件描述语言仿真工具，专为FPGA/CPLD设计验证而生。它支持VHDL、Verilog和SystemC等多种语言，提供直观的图形界面与高效的调试环境，极大提升了数字电路开发效率。无论是初学者还是资深工程师，都能通过丰富的示例项目快速掌握复杂系统的设计技巧。加入我们，探索超过1147份精选资源，加速您的创新之旅！

🔥 ACtive-HDL热门资料

查看全部1147个资源 »

FPGA 技术是图像处理领域的一个重要的研究课题，近年来倍受人们的关注。本文研究了视频信号的采集、显示以及通过网络进行传输的方法。并提出了一套基于FPGA 的实现方案。 系统可以分为采集控制模块、显示控制模块和网络传输控制模块3 部分。视频信号的采集用到了视频处理芯片SAA7113，通过FPGA 对...

📅 👤 baobao9437
FPGA 视频采集 传输 实现技术

📄 ACtive-HDL技术文档

查看更多 »
📄
Verilog-HDL实践与应用系统设计-210页-18.0M.pdf
Verilog-HDL 18.0 210
📄
Verilog HDL程序设计教程
Verilog HDL 程序设计

💻 ACtive-HDL源代码

查看更多 »
💻
library.cfg
💻
sources.sth
💻
library.cfg
💻
library.cfg
💻
library.cfg
💻
library.cfg
📂 ACtive-HDL资料分类
🔥 热门资料 查看最受欢迎的资源 📄 技术文档 技术手册与Datasheet 💻 源代码 程序代码与工程文件 📚 全部资料 1147 个资源