搜索：8421
找到约 8 项符合「8421」的查询结果
结果 8
https://www.eeworm.com/dl/663/160383.html
VHDL/FPGA/Verilog
输入为8421BCD码
输入为8421BCD码，输出为8421BCD码。
程序中自动对输入进行转换，将8421BCD转换成余3码，然后采用修正函数实现加法，并且利用程序将加法结果转换成8421BCD码进行输出，且输出转换前后的中间结果。
https://www.eeworm.com/dl/663/481744.html
VHDL/FPGA/Verilog
用VHDL语言实现8421码的十进制计数器
用VHDL语言实现8421码的十进制计数器，状态变化0000->0001->0010->0011->0100->0101->0110->0111->1000->0000.循环往复。
https://www.eeworm.com/dl/534/343463.html
其他
这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
这是一个用multisim编写的用8421BCD码表示的两个一位十进制数相加的加法器
https://www.eeworm.com/dl/663/361838.html
VHDL/FPGA/Verilog
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进
制码转换成8421BCD 码的原理、设计思路和软件实现。
https://www.eeworm.com/dl/663/451171.html
VHDL/FPGA/Verilog
频率计VHDL编程。设计一个4位数字显示的十进制频率计
频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于相应量程时，有溢出显示。 ...
https://www.eeworm.com/dl/514996.html
论文
一位加法器
题目：一位加法器的设计
试实现一个十进制的1位数加法器，其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后，若得到的和大于9，则产生一个进位值，并在得到的和值上加6(这是用来补足未使用的六种输入组合)。
要求：（1）利用基本逻辑门电路和编码器，译码器及计数器 ...