用VHDL语言实现8421码的十进制计数器
用VHDL语言实现8421码的十进制计数器,状态变化0000->0001->0010->0011->0100->0101->0110->0111->1000->0000.循环往复。...
用VHDL语言实现8421码的十进制计数器,状态变化0000->0001->0010->0011->0100->0101->0110->0111->1000->0000.循环往复。...
1.8421码十进制计数器 2.分频系数为8,占空比为0.5的分频器 3.控制8个二极管的电路...
protel元件库大全海量数据,相当的好。...
题目:一位加法器的设计 试实现一个十进制的1位数加法器,其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后,若得到的和大于9,则产生一个进位值,并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求:(1)利用基本逻辑门电路和编码器,译码器及计数器...