8位移<b>位寄存器</b>

ATmaga128单片机TIMER1(16位定时器)程序通过设计寄存器的值可以实现准确的定时信号输出

ATmaga128单片机TIMER1(16位定时器)程序通过设计寄存器的值可以实现准确的定时信号输出

标签： ATmaga TIMER1 128 单片机

上传时间： 2017-06-02

上传用户：zhangliming420
改程序的设计的是带有并行置位的移位寄存器

改程序的设计的是带有并行置位的移位寄存器

标签： 程序并行移位寄存器

上传时间： 2013-12-27

上传用户：冇尾飞铊
ATmega16内部ADC的应用：ATmega16内部集成了8路10位逐次逼近型模数转换器

ATmega16内部ADC的应用：ATmega16内部集成了8路10位逐次逼近型模数转换器，通过它可以方便的吧模拟量转化为数字量！

标签： ATmega 16 ADC 8路

上传时间： 2014-11-07

上传用户：yzy6007
3-8译码器设计 4选1数据选择器设计 4位比较器设计七人表决器设计计数器设计交通灯信号控制器设计

3-8译码器设计 4选1数据选择器设计 4位比较器设计七人表决器设计计数器设计交通灯信号控制器设计

标签： 译码器数据选择器交通灯信号

上传时间： 2017-08-13

上传用户：Thuan
并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码

并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码，经Quartus II 5.1验证可用

标签： VHDL 移位寄存器 8路并行

上传时间： 2013-12-26

上传用户：D&L37
S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要

S5933接口简介 1.结构简介 2、主要引脚信号 3.、后端逻辑电路设计 4.PCI配置 5.PCI总线操作寄存器组 6.ADD-ON总线操作寄存器组 7.总线3总工作方式 8.重要信号时间参数 9.FPGA状态机设计举例

标签： PCI ADD-ON S5933 总线

上传时间： 2013-12-26

上传用户：13160677563
SSI对从外设器件接收到的数据执行串行到并行转换。CPU可以访问SSI数据寄存器来发送和获得数据。发送和接收路径利用内部FIFO存储单元进行缓冲

SSI对从外设器件接收到的数据执行串行到并行转换。CPU可以访问SSI数据寄存器来发送和获得数据。发送和接收路径利用内部FIFO存储单元进行缓冲，以允许最多8个16位的值在发送和接收模式中独立地存储。使用 ssi 控制1位数码管的显示

标签： SSI FIFO CPU 发送

上传时间： 2014-01-24

上传用户：pinksun9
该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式

该程序用事件管理器B的定时器4定时时间来触发A/D采样的启动。采样时采用级联模式，一次做16个转换，转换通道分别是0~15。转换完成后，在A/D中断服务子程序中将转换结果读出。该程序做一次A/D采样。

标签： 采样程序定时器定时

上传时间： 2017-09-25

上传用户：标点符号
基于ARM-FPGA的IRIG-B码产生器的研制

基于ARM-FPGA的IRIG-B码产生器的研制这是一份非常不错的资料，欢迎下载，希望对您有帮助！

标签： arm fpga

上传时间： 2021-12-30

上传用户：
基于vhdl的移位寄存器设计

16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口

标签： vhdl 移位寄存器

上传时间： 2013-04-24

上传用户：diamondsGQ