此源码包为intel J3系列NorFlash的驱动程序,支持8位,16位总线宽度
上传时间： 2013-12-31
上传用户：hoperingcong
W78E516B 概述 W78E516B 是具有带ISP 功能的Flash EPROM 的低功耗8 位微控制器；
上传时间： 2017-02-11
上传用户：jackgao
8位加法器VHDL源程序，实验题能够在EDA开发系统中运行
上传时间： 2013-12-29
上传用户：jhksyghr
采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出，输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道，DISPLAY信号启动所选通道RAM中数值的显示过程。数值顺次显示一遍后显示结束，可以重新设定SEL的值选择下一个通道。模块数据线为8位，显示器件为4个8段LED。 7.数据采集模式如下：单通道采集（由SEL信号选择通道），多通道顺次采集（当前通道采满后转入下一通道），多通道并行采集（每通道依次采集一个数据）。模式由控制信号MODE选择，采集数据的总个数由NUM_COLLECT给出。 8.数据采集过程中不能读取，数据读取过程中不能采集
上传时间： 2013-12-25
上传用户：zycidjl
熟悉A/D转换 软件思路：选择RAO做为模拟输入通道； 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示
上传时间： 2014-01-21
上传用户：eclipse
verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）
标签： verilog VERILOG RISC8 CORE
上传时间： 2017-02-18
上传用户：363186
此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！
上传时间： 2017-02-20
上传用户：集美慧
最高8位带符号的加法器的核心代码在masm上调试通过。
上传时间： 2017-02-21
上传用户：BOBOniu
74HC573 具有输出缓冲作用的8位锁存器
上传时间： 2014-12-07
上传用户：
夏宇闻8位RISC_CPU的完整代码+TESTBENCH（已调试） modelsim工程文件，包括书中所测试的三个程序和相关数据，绝对可用~所有信号名均遵从原书。在论坛中没有找到testbench的，只有一个mcu的代码，但很多和书中的是不一样的，自己改了下下~`````大家多多支持啊~`我觉得书中也还是有些不尽如人意的地方，如clk_gen.v中clk2,clk4是没有用的，assign clk1=~clk再用clk1的negedge clk1来触发各个module也是不太好的，会使时序恶化，综合时很可能会setup vio的，所以觉得直接用clk的上升沿来触发各个module比较好
标签： TESTBENCH RISC_CPU modelsim 8位
上传时间： 2014-01-08
上传用户：ippler8
