伪随机序列产生器－filtered 代进位反馈移位寄存器，verilog hdl 原代码。
上传时间： 2016-12-04
上传用户：爱死爱死
伪随机序列产生器－代进位反馈移位寄存器，matlab 原代码。
上传时间： 2016-12-04
上传用户：520
伪随机序列产生器－filtered 代进位反馈移位寄存器，matlab 原代码。
上传时间： 2016-12-04
上传用户：iswlkje
改程序的设计的是带有并行置位的移位寄存器
上传时间： 2013-12-27
上传用户：冇尾飞铊
并入串出移位寄存器和8路并行输出串行移位寄存器的VHDL代码，经Quartus II 5.1验证可用
上传时间： 2013-12-26
上传用户：D&L37
16位带有并行预置功能的右移移位寄存器，CLK1是时钟信号， LOAD是并行数据使能信号，QB是串行输出端口
上传时间： 2013-04-24
上传用户：diamondsGQ
/*--------- 8051内核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序状态字寄存器 sbit CY = PSW^7; //进位标志位 sbit AC = PSW^6; //辅助进位标志位 sbit F0 = PSW^5; //用户标志位0 sbit RS1 = PSW^4; //工作寄存器组选择控制位 sbit RS0 = PSW^3; //工作寄存器组选择控制位 sbit OV = PSW^2; //溢出标志位 sbit F1 = PSW^1; //用户标志位1 sbit P = PSW^0; //奇偶标志位 sfr SP = 0x81; //堆栈指针寄存器 sfr DPL = 0x82; //数据指针0低字节 sfr DPH = 0x83; //数据指针0高字节 /*------------ 系统管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //电源控制寄存器 sfr AUXR = 0x8E; //辅助寄存器 sfr AUXR1 = 0xA2; //辅助寄存器1 sfr WAKE_CLKO = 0x8F; //时钟输出和唤醒控制寄存器 sfr CLK_DIV = 0x97; //时钟分频控制寄存器 sfr BUS_SPEED = 0xA1; //总线速度控制寄存器 /*----------- 中断控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中断允许寄存器 sbit EA = IE^7; //总中断允许位 sbit ELVD = IE^6; //低电压检测中断控制位 8051
上传时间： 2013-10-30
上传用户：yxgi5
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机
上传时间： 2016-09-06
上传用户：zwei41
本电路实现是功能是一个两位的移位寄存器。Asynch_in为输入，Synch_out为输出，clock是时钟，reset为异步复位信号。
标签： 移位寄存器
上传时间： 2016-06-12
上传用户：yalangya
8位电流模模数转换器设计研究 8位电流模模数转换器设计研究
上传时间： 2013-06-21
上传用户：kaixinxin196
