一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S
一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S，用三位数码管显示。 （1） 倒计时：通过小键盘可以实现设定计时时间（以秒为单位，...
418.00技术资料
📦 资源总数：95740
📄 技术文档：1
💻 源代码：502165
📚 418.00全部资料 (95740个)
此为针对凌阳SPCE061A板进行的uCOS2.00版本的移植
此为针对凌阳SPCE061A板进行的uCOS2.00版本的移植，编译通过且运行正常，自带一个LED灯的实验，可以直接看到效果。...
qq破戒nih 正版PaperPort pro office v9.0 PaperPort Pro Office 9.0简体中文版 F309A-000-0000-0000-00 序列号：F3
qq破戒nih 正版PaperPort pro office v9.0 PaperPort Pro Office 9.0简体中文版 F309A-000-0000-0000-00 序列号：F3...
飞利浦书籍 周立功 等编著 北京航空航天大学出版社 2005 年1 月 定价：32.00 元ARM 嵌入式系统基础教程
飞利浦书籍 周立功 等编著 北京航空航天大学出版社 2005 年1 月 定价：32.00 元ARM 嵌入式系统基础教程...
A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation
A clock writing by Verilog which can count from 00:00 to 23:59. With a C file to see the simulation ...
文件组合合并. 该程序用于将两个文件（可以是txt或xls文件）进行组合合并
文件组合合并. 该程序用于将两个文件（可以是txt或xls文件）进行组合合并，例如假设A.txt文件中含有‘00’和‘01’两行，B.txt文件中含有‘aa’和‘ bb’两行,则合并后的文件AB.t...
开始时
开始时，显示“00”，第1次按下SP1后就开始计时。 第2次按SP1后，计时停止。 第3次按SP1后，计时归零。...
205.asm－－－－－数码管循环显示00～99源程序
205.asm－－－－－数码管循环显示00～99源程序...
诛仙答题易语言源码： 题目 1、服务器内战场在试验开启状态和正式开启状态下的开启时间分别是？ A. 试开阶段每天18:00-22:00
诛仙答题易语言源码： 题目 1、服务器内战场在试验开启状态和正式开启状态下的开启时间分别是？ A. 试开阶段每天18:00-22:00，当服务器玩家等级满足条件后全天开放 B. 不间断开启一万年...
GCC-AVR application builder : 2007-8-31 18:00:11 Target : M16 Crystal: 7.3728Mhz 作者：小马哈 功能：SP
GCC-AVR application builder : 2007-8-31 18:00:11 Target : M16 Crystal: 7.3728Mhz 作者：小马哈 功能：SP...