采用verilogHDL编写的I2C接口及SPI接口模块，经过测试 相当不错 COPY过去可直接使用
标签： verilogHDL I2C SPI 编写
上传时间： 2013-12-17
上传用户：qwe1234
一个关于Wallace树乘法器的论文，当中展示了一种改进后的wallace树乘法器方案，相比原来占用晶体管更少，效率更高
标签： Wallace 树 乘法器 论文
上传时间： 2014-01-11
上传用户：manlian
VHDL乘法器 四输入 四输出的代码设计
标签： VHDL 乘法器 输入 代码设计
上传时间： 2017-01-14
上传用户：jyycc
用vhdl语句描述4位等值比较器，4选1多路选择器，8位奇偶校验电路功能
标签： vhdl 比较器
上传时间： 2014-01-15
上传用户：FreeSky
一个至少4位的十进制计数器，具有加减计数功能和置数功能，并能通过数码管显示计数结果。减数为零时发声报警。
标签： 十进制计数器
上传时间： 2013-12-03
上传用户：erkuizhang
4位二进制密码锁,可能会对别人有点帮助,大家下来看看把
标签： 二进制 密码锁 家
上传时间： 2013-12-21
上传用户：zgu489
4位8段数码管分别动态显示“1234” 4位8段数码管分别动态显示“1234”
标签： 1234 8段数码管 分 动态显示
上传时间： 2013-12-19
上传用户：wang0123456789
其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位
标签： 乘法器 乘法 移位
上传时间： 2013-12-24
上传用户：大融融rr
实验图1是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，例1是其VHDL描述。由实验图1所示，图中间是4位锁存器；rst是异步清信号，高电平有效；clk是锁存信号；
标签： 实验 加法 异步复位 并行
上传时间： 2013-12-18
上传用户：cc1015285075
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
标签： CORDIC FIFO 204 188
上传时间： 2017-01-24
上传用户：缥缈
