用VHDL设计一个4位二进制并行半加器
用VHDL设计一个4位二进制并行半加器,要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出...
用VHDL设计一个4位二进制并行半加器,要求将被加数、加数和加法运算和用动态扫描的方式共阴数码管一同时显示出...
本源码是高速并行乘法器的设计源码,开发软件为MAX+PLUS.输入为两个带符号的二进制数...
4位led显示...
4位七段显示、3x3键扫实验 希望能有用,已经测试过的...
设计十进制定点加减法计算器。要求能(不同时)显示6位输入和7位输出 (保留4位小数)...
利用软件编写的I2C传输界面程序,适用于现有4位机等汇编语言中!...
~~~ ~~~ ~32*32的乘法器...
一个有效位为4位的十进制的数字频率计,VHDL语言编写,已在硬件实验箱上实验通过。...
取随机产生的认证码(4位数字) 在内存中创建图象 获取图形上下文 设定背景色 随机产生88个干扰点图象生效 输出图象到页面...
2个4位二进制数相加的加法器件,其结果显示在七段译码器中...