EDA 四人抢答器 有顶层图 实现锁存。清零。
标签： EDA 抢答器 锁存 零
上传时间： 2014-11-12
上传用户：aig85
本设计是设计了一个4位全加器的内容，是由4个一位全加器串联而成的
标签： 全加器
上传时间： 2017-08-15
上传用户：水口鸿胜电器
抢答器里的基本原程序,抢答模块，计时器电路JSQ的VHDL源程序，译码器电路YMQ的VHDL源程序
标签： 抢答器 抢答 程序 模块
上传用户：zm7516678
利用单片机做的抢答器，有程序和PROTUES仿真图。
标签： 用单片机 抢答器
上传时间： 2017-08-19
上传用户：LIKE
八路抢答器，具有时间设置，报警功能，使用四位共阳数码管
标签： 抢答器
上传时间： 2017-08-20
上传用户：wcl168881111111
多路选择器（MUX）verilog hdl 多路选择器（MUX）verilog hdl
标签： verilog MUX hdl 多路
上传时间： 2017-09-05
上传用户：klin3139
To use this function just define a variable say var, var = pnseq(a, b, c) for a, b and c refer to the zip file
标签： var function variable define
上传时间： 2014-01-06
上传用户：zhuoying119
实现抢答器的功能，具有定时和报警，倒计时功能
上传时间： 2013-12-19
上传用户：youmo81
用VHDL设计四人抢答器,vhdl学习的基础，很好用
标签： VHDL vhdl 抢答器
上传时间： 2017-09-25
上传用户：lizhen9880
四人抢答器，用quartus编译过的，vhdl语言，说明详细，欢迎各位下载，
上传用户：sardinescn
