📚 3-8译码器技术资料

<Verilog HDL 语言编程》 RS(204,188)译码器的设计

<Verilog HDL 语言编程》 RS(204,188)译码器的设计...

📅 2013-11-30

struts1-3-8的官方发布源码

struts1-3-8的官方发布源码，里面有详细的demo示范...

📅 2013-12-22

ldpc译码器 目前通信系统中很多标准都在采用ldpc码

ldpc译码器 目前通信系统中很多标准都在采用ldpc码，所以他很重要...

📅 2016-09-19

适合高速Viterbi译码器的hdl的设计与实现

适合高速Viterbi译码器的hdl的设计与实现...

📅 2014-01-19

基于XilinxFPGA的高速Viterbi回溯译码器

基于XilinxFPGA的高速Viterbi回溯译码器...

📅 2014-01-17

维特比译码器的asic设计的相关论文

维特比译码器的asic设计的相关论文...

📅 2014-01-09

reed-solomon译码器。共有7个文件

reed-solomon译码器。共有7个文件，分别为译码器的7个模块。...

📅 2016-09-24

传奇1.8登陆器源代码,供大家进行研究。好

传奇1.8登陆器源代码,供大家进行研究。好...

📅 2013-12-20

就是个译码器

就是个译码器，用cpld实现的译码器是verilog写的...

📅 2013-12-19

7段数码显示译码器设计7段数码是纯组合电路

7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十...

📅 2014-01-26