204,188
共 14 篇文章
204,188 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 14 篇文章，持续更新中。
基于IP集成的RS码+DQPSK系统设计
·摘要： 本文利用Altera公司开发的RS、NCO和FIR IP core以及Simulink、DSP_Builder中的模块快速搭建了一个RS(204,188)+DQPSK的低中频调制解调系统.分别在Simulink、Modelsim中验证了系统的功能,最后在Altera公司的Stratix Ⅱ EP2S60 DSP开发板中实现了该系统,并对系统进行了测试.试验结果表明DQPSK系
基于ME算法的RS译码器的设计和FPGA实现
RS码已经广泛地应用于通信系统、数字电视和计算机存储系统中，用来提高数据传输的可靠性。本文以DVB标准中定义的RS(204，188)译码器来进行设计。详细介绍了改进的欧几里德(ME)算法及以此算法为基础的RS译码器的设计与实现，采用了流水线结构，对译码器的各个模块进行了分析和建模，并由EDA工具完成了设计的逻辑功能的验证和电路结构的综合，在FPGA上进行了实现，从而完成了整个RS译码器的Top-D
DVB系统中RS编解码器的FPGA实现
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中
基于ME算法的RS译码器的设计和FPGA实现.rar
RS码已经广泛地应用于通信系统、数字电视和计算机存储系统中，用来提高数据传输的可靠性。本文以DVB标准中定义的RS(204，188)译码器来进行设计。详细介绍了改进的欧几里德(ME)算法及以此算法为基础的RS译码器的设计与实现，采用了流水线结构，对译码器的各个模块进行了分析和建模，并由EDA工具完成了设计的逻辑功能的验证和电路结构的综合，在FPGA上进行了实现，从而完成了整个RS译码器的Top-D
数字电视系统中改进算法的RS编译码器设计及其FPGA实现.rar
中国的数字电视产业借着北京奥运会的东风，得到了突飞猛进的发展。本课题正是来源于符合国家数字电视DVB-C标准的QAM调制器项目。 @@ RS（Reed-Solomon）码是差错控制领域中一类重要的线性分组码。由于RS码具有同时纠正突发错误和随机差错的能力，且纠正突发错误更有效，因而被广泛应用于各种差错控制方案中。国家数字电视DVB-C标准中QAM调制器采用了RS（204，188）编码。 @@ 本文
基于FPGA的战术数据链中高速RS码的实现.rar
Reed-Solomon(RS)纠错码是目前最有效、应用最广泛的差错控制编码之一。它主要应用于数字信号的传输和存储中。由于数字信号在传输过程当中，可能受到各种干扰及信道传输特性不理想的影响使得信号发生错误，从而接收到错误的信息。近年来，人们对高速数字系统稳定性和可靠性的要求越来越高，因此纠错编码在数字信号的传输和存储中的作用也越来越重要。对纠错码的研究从上世纪50年代开始一直延续到现在。RS纠错码
DVB系统信道编码的研究与FPGA实现.rar
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行
RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计
RS(204,188)译码器的设计
异步FIFO设计
伪随即序列应用设计
CORDIC数字计算机的设计
CIC的设计
除法器的设计
加罗华域的乘法器设计
cpld/fpga RS(204,188)译码器的verilog程序
cpld/fpga RS(204,188)译码器的verilog程序
RS编码
RS编码，verilog编写，可以自定义多项式，(255,233)和(204,188)均可。
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
<Verilog HDL 语言编程》 RS(204,188)译码器的设计
<Verilog HDL 语言编程》
RS(204,188)译码器的设计
DVB系统中RS编解码器的FPGA实现
该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低了硬件实现的复杂度,并且因为在硬件实现上,采用了3级流水线(pipe-line)的处理结构.RS编码器的设计中
DVB系统信道编码的研究与FPGA实现.rar
数字图像通信的最广泛的应用就是数字电视广播系统，与以往的模拟电视业务相比，数字电视在节省频谱资源、提高节目质量方面带来了一场新的革命，而与此对应的DVB（Digital Video Broadcasting）标准的建立更是加速了数字电视广播系统的大规模应用。DVB标准选定MPEG—2标准作为音频及视频的编码压缩方式，随后对MPEG—2码流进行打包形成TS流（transport stream），进行