本文介绍了一种应用FPGA 器件完成高速数字传输的方法，利用这种方法实现无线收发芯片nRF2401A 的高速数据接口。为进一步提高信息的传输速率，这里还对待传输的数据进行了压缩处理。涉及的高速数据接口
基于FPGA的战术数据链中高速RS码的实现.rar
资料详细技术说明
Reed-Solomon(RS)纠错码是目前最有效、应用最广泛的差错控制编码之一。它主要应用于数字信号的传输和存储中。由于数字信号在传输过程当中，可能受到各种干扰及信道传输特性不理想的影响使得信号发生错误，从而接收到错误的信息。近年来，人们对高速数字系统稳定性和可靠性的要求越来越高，因此纠错编码在数字信号的传输和存储中的作用也越来越重要。对纠错码的研究从上世纪50年代开始一直延续到现在。RS纠错码是移动通信系统、深空通信、数字卫星电视、磁记录系统等方面常用编码，因此对RS纠错码的研究具有重要的实际意义。如何提高编译码速度及纠错能力显得尤其重要。 RS码是一种特殊的线性分组码，它的编码技术经过几十年的发展已经比较成熟。部分RS码已基于ASIC实现并得到应用，鉴于设计专用集成电路价格高昂以及灵活性欠佳，本文研究设计基于FPGA实现RS[204，188]编解码器，并考虑将此RS码应用于战术数据链传输中。由于战术数据链应用于军事海陆空三军通信中，因此对传输速率，信号可靠性要求都很高。本文中采用合理的算法，选择合适的码长以及纠错能力t，以达到适用于战术数据链，提高增强数据信息量，运行速度，降低误码率的目的。 战术数据链具有实时性、可靠性、安全性等特点。实时性要求提高数据传输的速率，缩短各种机动目标信息的更新周期，可靠性即传输数据真实可靠。本文根据战术数据链的特点设计快速长RS码编译码的实现，并提高传输数据的信息量。 RS码的实现分为编码和译码两个的部分，也是难点所在，编译码的运算速度直接影响数据链的传输。所以本论文主要是围绕这两点展开。论文第一章RS的应用背景以及战术数据链的相关知识。第二章和第三章主要介绍纠错码编译码理论，其中涉及到比较多的代数理论，这些理论基础是实现RS码的必要知识，在这里都作了简要的介绍。RS码的译码比较复杂，第四章专门对RS译码方法做阐释，并通过比较选择快速的译码算法。第五章介绍FPGA设计流程以及RS编译码的FPGA实现。第六章完成仿真及验证。
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →