附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2014-12-31
上传用户：sunshine1402
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2013-10-15
上传用户：3294322651
第2章 绘制电路原理图 2.1 Protel99SE原理图编辑器2.2 原理图绘制入门2.3 层次电路图设计2.4 电气规则检查与网络表生成2.5 输出原理图信息本章小结
上传时间： 2013-11-01
上传用户：123454
Check1(0).Caption = "香皂" Check1(1).Caption = "肥皂" Check1(2).Caption = "牙膏" Check1(3).Caption = "洗衣粉" Label1(0).Caption = "5.8元" Label1(1).Caption = "2.5元" Label1(2).Caption = "7.9元" Label1(3).Caption = "6.4元"
上传时间： 2015-02-03
上传用户：xiaoxiang
Jive(J道版) Jive(J道版)是在Jive 2.1版本基础上改编而成，增加一些功能，更加实用，本下载包中包括源程序，你可以修改为你自己的网站定制。 学习Jive源程序，可以更好的理解和应用设计模式，学习Java必须读懂两套源代码，第一个就是Jive 第二个是Sun的宠物店Pet Store. 关于Jive，道友yesky12一段话非常精辟: 设计模式和面向对象的思想是java学习的内功，而jive无疑是九阴真经。 Jive论坛的优点是由于采用缓冲机制，可以承受巨大访问量，同时能保持快速反应，在国外站点采用很多。Jive从2.5以后就不再无条件的开放源代码，同时有licence限制。 Jive(J道版)包括完整的源程序和可直接运行的配置，Jbuilder7可直接打开，本版本不但取消了licence的限制，同时增加了jive高版本的内容，努力把Jive建成一个功能更强大的虚拟社区软件。
上传时间： 2013-12-28
上传用户：wangdean1101
2^x mod n = 1 acm竞赛题 Give a number n, find the minimum x that satisfies 2^x mod n = 1. Input One positive integer on each line, the value of n. Output If the minimum x exists, print a line with 2^x mod n = 1. Print 2^? mod n = 1 otherwise. You should replace x and n with specific numbers. Sample Input 2 5 Sample Output 2^? mod 2 = 1 2^4 mod 5 = 1
标签： mod satisfies minimum number
上传时间： 2015-06-02
上传用户：qlpqlq
一、可行性研究报告 1 1．引言 2 1.1编写目的 2 1.2项目背景 2 1.3定义 2 1.4参考资料 2 2．可行性研究的前提 2 2.1要求 2 2.2目标 3 2.3条件、假定和限制 3 2.4可行性研究方法 3 2.5决定可行性的主要因素 3 3．对现有系统的分析 3 3.1处理流程和数据流程 3 3.2工作负荷 3 3.3费用支出 3 3.4人员 3 3.5设备 3 3.6局限性 3 4．所建议技术可行性分析 3 4.1对系统的简要描述 3 4.2处理流程和数据流程 3 4.3与现有系统比较的优越性 3 4.4采用建议系统可能带来的影响 3 4.5技术可行性评价 3 5．所建议系统经济可行性分析 3 5.1支出 3 5.2效益 3 5.3收益/投资比 3 5.4投资回收周期 3 5.5敏感性分析 3 6．社会因素可行性分析 3 6.1法律因素 3 6.2用户使用可行性 3 7．其他可供选择的方案 3
上传时间： 2014-01-08
上传用户：yph853211
二、项目开发计划 1．引言 1 1.1编写目的 1 1.2项目背景 1 1.3定义 2 1.4参考资料 2 2．项目概述 2 2.1工作内容 2 2.2条件与限制 2 2.3产品 2 2.4运行环境 2 2.5服务 3 2.6验收标准 3 3．实施计划 3 3.1任务分解 3 3.2进度 3 3.3预算 3 3.4关键问题 3 4．人员组织及分工 3 5．交付期限 3 6．专题计划要点 3
上传时间： 2015-08-08
上传用户：爺的气质
IA4420 工作在315/433/868/915MHz 频段（IA4421 工作在433/868/915MHz 频段）； 2． 低电压工作，工作电压2.2V~5.4V； 3． 低功耗模式，待机电流0.3uA； 4． 调制模式FSK，并具备高度集成的PLL； 5． 低发射功率、高接收灵敏度设计，发射功率5~10 dbm 可调，接收灵敏度-109 dbm； 6． 内置时钟输出，可省掉MCU 的晶振； 7． 传输数据率高，数字信号可达115.2 kbit/s,模拟信号可达256 kbit/s； 8． 发射频偏与接收带宽可调； 9． 内部有数字滤波器，并可以根据要求选择不同的方式； 10． SPI 的控制接口，方便使用； 11． 接收时有数据同步码识别器，系统检测同步码后将后面的数据输出； 12． 有16 位的收发缓存器，用来缓存接收到或要发送的数据（接收数据有两种方式，用户可以按需选择）； 13． 有低电压检测器，从2.2-5.4V 可调； 14． 有定时唤醒功能，定时时间可达几天； 15． 天线的兼容性强，有天线自动调节功能，并可采用PCB 或外置天线； 16． 工作温度范围-40~85，储存温度范围-55~125℃； 17． 采用微小TSSOP16 封装。
上传时间： 2014-10-30
上传用户：aa17807091
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2.5 task的使用方法 9.2.6 for循环语句的使用方法 9.2.7 二进制数转换BCD码的硬件实现 9.2.8 可编程单脉冲发生器与显示单元的接口 9.2.9 具有LCD显示单元的可编程单脉冲发生器的硬件实现 9.2.10 编译指令-"文件包含"处理的使用方法
标签： Verilog-HDL LCD 9.2 显示单元
上传时间： 2014-06-23
上传用户：xc216
