16Bit加法器全部资料 - 虫虫开发者社区

2015-06-02 56 16Bit加法器

加速寿命试验分为恒定应力、步进应力和序进应力加速寿命试验。将一定数量的样品分成几组，对每组施加一个高于额定值的固定不变的应力，在达到规定失效数或规定失效时间后停止，称为恒定应力加速寿命试验（以下简称恒加试验）.

2015-01-03 189 16Bit加法器

2014-01-18 41 16Bit加法器

2016-10-13 109 16Bit加法器

介绍了ARC4加密算法。以单片机为主控器，控制NRF24L01射频芯片，对加密数据进行无线收发。maintutorial4remote.c用于实现具体功能。同样提供了收、发的HEX文件以供实验。

2013-12-26 73 16Bit加法器

2014-01-22 130 16Bit加法器

2017-07-18 54 16Bit加法器

利用verilog hdl编写的浮点加法器运算单元，单精度。

2013-11-29 46 16Bit加法器

本资源提供了一个详细的FPGA加法器设计实例，通过该例程，您可以学习如何使用Verilog或VHDL语言实现基本的算术运算，并将结果输出到数码管上显示。非常适合初学者入门FPGA编程与数字电路设计，同时也为有一定基础的朋友提供了良好的实践案...

2025-11-30 1 16Bit加法器

2016-11-28 164 16Bit加法器

16Bit加法器