16位加法全部资料 - 虫虫开发者社区

其乘法器原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位

2013-12-24 74 16位加法

2015-04-17 163 16位加法

S－DES加密算法输入为一个8位的明文组和一个10位的密钥，输出为8位的密文组，解密算法的输入则是一个8位的密文组和一个10位的密钥，输出位8位的明文组。解密过程是加密的逆。程序使用：读入一个文档文件，对其内容加密，输入密钥和选定存放生成密...

2014-01-15 64 16位加法

汇编实现一位数加数，多位数加法，查找字符串，乘法。程序中已经有详细的说明了。

2015-06-04 39 16位加法

三位全加器的源代码，和测试代码，用Verilog HDL实现的！

2013-12-22 96 16位加法

这是一个4位全加器，用一个1位半价做的一位全加，然后做成的四位半加。

2016-04-30 156 16位加法

8位全加器的VHDL描述，可用MAX+plusⅡ运行测试

2014-01-16 32 16位加法

这是一个8位全加器，利用vhdl完成了电路的构成，

2017-07-16 74 16位加法

本资源提供了一个基于FPGA实现的4级流水线8位全加器例程，非常适合初学者快速掌握FPGA编程基础及硬件描述语言的应用。通过学习此例程，您可以深入了解数字电路设计中的关键概念，如时序逻辑、数据流处理等，并能够将这些知识应用于更复杂的项目中。...

2025-12-02 3 16位加法

VHDL实验之一位全加器，基本实验有助于初学者入门！

2025-03-29 5 16位加法

16位加法