本程序用VHDL语言编程实现FPGA对点阵液晶1602的驱动\r\n
上传时间： 2013-08-29
上传用户：一诺88
16位计数器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n
上传时间： 2013-09-05
上传用户：weiwolkt
这是proteus中的matrix8*8点阵模块动态仿真,说得很详细,包含电路原理图,及源代码
上传时间： 2013-09-29
上传用户：yxgi5
LED点阵的单片机程序包括了PROTEUS仿真
上传时间： 2013-09-30
上传用户：zhaiyanzhong
图1所示电路可将高频单端输入信号转换为平衡差分信号，用于驱动16位10 MSPS PulSAR® ADC AD7626。该电路采用低功耗差分放大器ADA4932-1来驱动ADC，最大限度提升AD7626的高频输入信号音性能。此器件组合的真正优势在于低功耗、高性能
上传时间： 2013-10-21
上传用户：佳期如梦
本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。
上传时间： 2013-11-10
上传用户：cc1
Precision 16-bit analog outputs with softwareconfigurableoutput ranges are often needed in industrialprocess control equipment, analytical and scientificinstruments and automatic test equipment. In the past,designing a universal output module was a daunting taskand the cost and PCB real estate associated with thisfunction were problematic, if not prohibitive.
上传时间： 2014-12-23
上传用户：如果你也听说
高速数据转换器评估平台(HSDCEP)是基于PC的平台，提供评估Maxim RF数/模转换器(RF-DAC，支持更新速率≥ 1.5Gsps)和Maxim数字上变频器(DUC)的齐全工具。HSDCEP可以在每对数据引脚产生速率高达1.25Gbps的测试码型，支持多达4条并行16位LVDS总线。通过USB 2.0端口将最长64兆字(Mw)、每字16位宽的数据码型装载至HSDCEP存储器
上传时间： 2013-10-25
上传用户：zycidjl
Altium_designer4层以上高速板布线的16个技巧
标签： Altium_designer 高速板布线
上传时间： 2013-10-30
上传用户：fdfadfs
Cadence 16.6 和谐方法 Cadence16.6 Allegro
上传时间： 2013-10-20
上传用户：sz_hjbf
