This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen
This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen...
This Verilog HDL description implements a UART Version 1.1 : Original Creation 2.1 : added commen...
用VHDL语言采用串行方法实现用1位全加器实现4位全加器...
编号是1,2,……,n的n个人按照顺时针方向围坐一圈,每个人持有一个密码(正整数)。一开始任选一个正整数作为报数上限值m,从第一个人开始顺时针方向自1开始顺序报数,报到m时停止报数。报m的人出列,将他...
基本JSP的在线教学系统。 内部包含以下几个内容: 1.系统移植 2. 常见总是解决方法 3. 系统亮点展示 4. 源代码...
2.1 利用单向循环链表存储结构模拟此过程,按照出列的顺序输 出各个人的编号。2.2 建立输入处理数据,输入m的初值,n的值 ,输入每个人的密码,建立单循环链表。2.3 建立一个输出函数,能正确的输出...
算法实现题1-2 连续和问题 « 问题描述: 给定一个正整数n,计算有多少个不同的连续自然数段,其和恰为n。例如,当n=27 时,有4 个不同的连续自然数段的和恰为27:2+3+4+5...
算法实现题1-5 最大间隙问题 « 问题描述: 最大间隙问题:给定n 个实数x , , xn 1 2  ,求这n 个数在实轴上相邻2 个数之间的最 大差值。假设对任何实数...
Ex4-22 单射函数问题 « 问题描述: 设函数f将点集S = {0,1, , n -1}映射为f (S) = { f (i) | iÎ S} Í ...
实现秒表的功能。能精确到0.01位。最多能计时1个小时。...
超大影像图的互联网发布技术及其Java 实现1大家不妨借鉴一下...