一、调节器的作用 二、调节器的控制规律 三、总结——调节器控制规律 1）调节器的控制规律是指其输出信号与输入偏差的函数关系，工业用调节器常用PID 控制规律。 2）对于一台实际的PID控制器操作，就是合理选择控制规律和调整KC、TI、TD的控制参数值，以使控制系统的性能最佳。 3）如果把微分时间调到零，就成为一台比例积分控制器；如果把积分时间放大到最大，就成为一台比例微分控制器；如果把微分时间调到零，同时把积分时间放到最大，就成为一台纯比例控制器了。 表1给出了各种控制规律的特点及适用场合，以供比较选用。
上传时间： 2013-10-27
上传用户：huangld
讨论、研究高性能覆铜板对它所用的环氧树脂的性能要求，应是立足整个产业链的角度去观察、分析。特别应从HDI多层板发展对高性能CCL有哪些主要性能需求上着手研究。HDI多层板有哪些发展特点，它的发展趋势如何——这都是我们所要研究的高性能CCL发展趋势和重点的基本依据。而HDI多层板的技术发展，又是由它的应用市场——终端电子产品的发展所驱动（见图1）。 图1 在HDI多层板产业链中各类产品对下游产品的性能需求关系图 1．HDI多层板发展特点对高性能覆铜板技术进步的影响1.1 HDI多层板的问世，对传统PCB技术及其基板材料技术是一个严峻挑战20世纪90年代初，出现新一代高密度互连（High Density Interconnection，简称为 HDI）印制电路板——积层法多层板（Build—Up Multiplayer printed board，简称为 BUM）的最早开发成果。它的问世是全世界几十年的印制电路板技术发展历程中的重大事件。积层法多层板即HDI多层板，至今仍是发展HDI的PCB的最好、最普遍的产品形式。在HDI多层板之上，将最新PCB尖端技术体现得淋漓尽致。HDI多层板产品结构具有三大突出的特征：“微孔、细线、薄层化”。其中“微孔”是它的结构特点中核心与灵魂。因此，现又将这类HDI多层板称作为“微孔板”。HDI多层板已经历了十几年的发展历程，但它在技术上仍充满着朝气蓬勃的活力，在市场上仍有着前程广阔的空间。
上传时间： 2013-11-19
上传用户：zczc
对于电子产品设计师尤其是线路板设计人员来说，产品的可制造性设计（Design For Manufacture，简称DFM）是一个必须要考虑的因素，如果线路板设计不符合可制造性设计要求，将大大降低产品的生产效率，严重的情况下甚至会导致所设计的产品根本无法制造出来。目前通孔插装技术（Through Hole Technology，简称THT）仍然在使用，DFM在提高通孔插装制造的效率和可靠性方面可以起到很大作用，DFM方法能有助于通孔插装制造商降低缺陷并保持竞争力。本文介绍一些和通孔插装有关的DFM方法，这些原则从本质上来讲具有普遍性，但不一定在任何情况下都适用，不过，对于与通孔插装技术打交道的PCB设计人员和工程师来说相信还是有一定的帮助。1、排版与布局在设计阶段排版得当可避免很多制造过程中的麻烦。（1）用大的板子可以节约材料，但由于翘曲和重量原因，在生产中运输会比较困难，它需要用特殊的夹具进行固定，因此应尽量避免使用大于23cm×30cm的板面。最好是将所有板子的尺寸控制在两三种之内，这样有助于在产品更换时缩短调整导轨、重新摆放条形码阅读器位置等所导致的停机时间，而且板面尺寸种类少还可以减少波峰焊温度曲线的数量。（2）在一个板子里包含不同种拼板是一个不错的设计方法，但只有那些最终做到一个产品里并具有相同生产工艺要求的板才能这样设计。（3）在板子的周围应提供一些边框，尤其在板边缘有元件时，大多数自动装配设备要求板边至少要预留5mm的区域。（4）尽量在板子的顶面(元件面)进行布线，线路板底面(焊接面)容易受到损坏。不要在靠近板子边缘的地方布线，因为生产过程中都是通过板边进行抓持，边上的线路会被波峰焊设备的卡爪或边框传送器损坏。（5）对于具有较多引脚数的器件（如接线座或扁平电缆），应使用椭圆形焊盘而不是圆形，以防止波峰焊时出现锡桥(图1)。
上传时间： 2013-10-26
上传用户：gaome
采用高精度数字温度传感器DS18B20与可编程逻辑器件FPGA实现温度测量与控制，并进行温度场的测量与控制实验。实验表明，一维控制器控制精度不够，温度超调比较大（1 ℃），而二维控制器的温度超调就比较小（0.5 ℃）。因此，所设计的射频温度场温度测量与控制的方法满足热疗要求。与传统方法相比，该系统具有设计灵活、现场可编程、调试简单和体积小等特点。
上传时间： 2015-01-02
上传用户：lhw888
工作环境设置及软件安装这章介绍工作环境的设置及软件安装方面知识。为什么要进行工作环境设置呢？因为现在的PCB 工程师要设计的文件很多。文件多了如果不进行管理就会很混乱，导致以后的维护十分困难。所以要从刚开始学习的时候养成一个好的操作习惯，这是很有必要的。2.1 建立自己的工作目录在电脑的桌面上打开我的电脑，在我的电脑中打开D盘。在D 盘中建立三个文件夹。分别为“D：\EDA”“D：\EDA_LIB”“D：\EDA_PROJECT 三个文件夹”。如下图所示：图2-1-1 “建立工作目录”建立好三个文件夹后，在这三个文件夹中分别另建立一个新文夹，并命名为Protel99se。三个文件夹的作用分别是：EDA文件夹是用来存放安装文件；EDA—LIB 文件夹是用来存放元件库。EDA—PROJECT 文件夹是用来存放设计数据。2.2 对Protel 99se 进行安装设置好工作目录后，就可以对软件进行安装。图2-1-2就是Protel 99se的安装程序。其中“Protel99SP6”是升级补丁，“Protel99 汉化”是汉化文件。（1）双击Setup 安装图标对软件进行安装。
上传时间： 2013-10-31
上传用户：jrsoft
PCB设计问题集锦 问：PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时，情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误。 答：可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。 问： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：这是有关制造方面的一个检查，您没有相关设定，所以可以不检查。 问： 怎样导出jop文件？答：应该是JOB文件吧？低版本的powerPCB与PADS使用JOB文件。现在只能输出ASC文件，方法如下STEP：FILE/EXPORT/选择一个asc名称/选择Select ALL/在Format下选择合适的版本/在Unit下选Current比较好/点击OK/完成然后在低版本的powerPCB与PADS产品中Import保存的ASC文件，再保存为JOB文件。 问： 怎样导入reu文件？答：在ECO与Design 工具盒中都可以进行，分别打开ECO与Design 工具盒，点击右边第2个图标就可以。 问： 为什么我在pad stacks中再设一个via:1(如附件）和默认的standardvi(如附件）在布线时V选择1，怎么布线时按add via不能添加进去这是怎么回事，因为有时要使用两种不同的过孔。答：PowerPCB中有多个VIA时需要在Design Rule下根据信号分别设置VIA的使用条件，如电源类只能用Standard VIA等等，这样操作时就比较方便。详细设置方法在PowerPCB软件通中有介绍。 问：为什么我把On-line DRC设置为prevent..移动元时就会弹出(图2),而你们教程中也是这样设置怎么不会呢?答：首先这不是错误,出现的原因是在数据中没有BOARD OUTLINE.您可以设置一个,但是不使用它作为CAM输出数据. 问：我用ctrl+c复制线时怎设置原点进行复制，ctrl+v粘帖时总是以最下面一点和最左边那一点为原点 答： 复制布线时与上面的MOVE MODE设置没有任何关系,需要在右键菜单中选择,这在PowerPCB软件通教程中有专门介绍. 问：用(图4)进行修改线时拉起时怎总是往左边拉起(图5)，不知有什么办法可以轻易想拉起左就左，右就右。答： 具体条件不明,请检查一下您的DESIGN GRID,是否太大了. 问： 好不容易拉起右边但是用(图6)修改线怎么改怎么下面都会有一条不能和在一起，而你教程里都会好好的(图8)答：这可能还是与您的GRID 设置有关,不过没有问题,您可以将不需要的那段线删除.最重要的是需要找到布线的感觉,每个软件都不相同,所以需要多练习。 问： 尊敬的老师:您好！这个图已经画好了，但我只对（如图1）一种的完全间距进行检查，怎么错误就那么多，不知怎么改进。请老师指点。这个图在附件中请老师帮看一下，如果还有什么问题请指出来，本人在改进。谢！！！！！答：请注意您的DRC SETUP窗口下的设置是错误的,现在选中的SAME NET是对相同NET进行检查,应该选择NET TO ALL.而不是SAME NET有关各项参数的含义请仔细阅读第5部教程. 问： U101元件已建好，但元件框的拐角处不知是否正确，请帮忙CHECK 答：元件框等可以通过修改编辑来完成。问： U102和U103元件没建完全，在自动建元件参数中有几个不明白：如：SOIC--》silk screen栏下spacing from pin与outdent from first pin对应U102和U103元件应写什么数值，还有这两个元件SILK怎么自动设置，以及SILK内有个圆圈怎么才能画得与该元件参数一致。 答：Spacing from pin指从PIN到SILK的Y方向的距离,outdent from first pin是第一PIN与SILK端点间的距离.请根据元件资料自己计算。
上传时间： 2014-01-03
上传用户：Divine
PCB LAYOUT技术大全---初学者必看！ PROTEL相关疑问 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时,千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装; b. 原理图中的元件使用了pcb库中名称不一致的封装; c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1,2,3。
上传时间： 2013-10-20
上传用户：kbnswdifs
在高端嵌入式平台 TI TMS320DM642 基础上， 完成了机器视觉系统的总体设计， 具体给出了系统硬件设计和系统软件设计。在PC 平台上进行了机器视觉相关算法的验证和实现。 以门牌识别为例， 详细介绍了机器视觉算法在 DM642 平台上的移植和优化的实现过程。最后对本文所研究的系统功能和创新点进行了总结。实际应用表明， 本文设计的机器视觉系统具有较好的合理性和实用性。 目前， 一般机器视觉信息处理平台主要有（ 1）基于通用 PC： 主要是用软件实现图像处理和识别， 能够提供中等的图像处理和识别能力， 但是要占用 CPU过多的处理能力;（ 2）基于通用DSP 芯片： 优点是设计简便、 灵活， 特别适合于新型产品的研究开发;（ 3） 基于可编程 FPGA： 采用的是硬件描述语言（VHDL） ，用其开发图像处理算法难度较大。
上传时间： 2014-12-01
上传用户：Breathe0125
在特定的流动条件下，一部分流体动能转化为流体振动，其振动频率与流速（流量）有确定的比例关系，依据这种原理工作的流量计称为流体振动流量计。目前流体振动流量计有三类：涡街流量计、旋进（旋涡进动）流量计和射流流量计。流体振动流量计具有以下一些特点： 1）输出为脉冲频率，其频率与被测流体的实际体积流量成正比，它不受流体组分、密度、压力、温度的影响； 2）测量范围宽，一般范围度可达10：1以上； 3）精确度为中上水平； 4）无可动部件，可靠性高； 5）结构简单牢固，安装方便，维护费较低； 6）应用范围广泛，可适用液体、气体和蒸气。 本文仅介绍涡街流量汁（以下简称VSF或流量计）。
标签： 涡街流量计
上传时间： 2013-10-16
上传用户：qweqweqwe
USB Qorivva JTAG调试器简介 USB Qorivva JTAG调试器可以用来烧写和调试Freescale 公司的MPC55XX和MPC56XX系列Power PC单片机。USB Qorivva JTAG具有驱动自动安装、与CodeWarroir IDE软件无缝集成，使用方便等特点。USB Qorivva JTAG调试器采用了Freescale公司新推出带有USB 2.0控制器的MC9S08JM60单片机作为主控芯片，确保高速下载代码、高效的调试代码。 USB Qorivva JTAG调试器特性： 全速USB 2.0接口（兼容USB1.1） 支持目标单片机系列： MPC55XX MPC56XX USB Qorivva JTAG调试器支持不同版本的CodeWarrior，例如CodeWarrior IDE for MPC55XX,56XX 2.7版、2.8版、2.9版等，也支持Codewarrior V10.1和Codewarrior V10.2等Eclipse version的Codewarrior 驱动程序自动安装（前提是先要安装Codewarrior） 与CodeWarrior无缝集成，无需复杂的设置，使用方法和PE公司的USB Qorivva Multilink完全一样 USB状态和目标板电源指示灯指示USB枚举状态和目标板电源连接 USB Qorivva JTAG固件程序自动更新 支持向目标板供电 兼容Windows 2000/XP/Vista/Win7操作系统
上传时间： 2013-10-23
上传用户：fghygef
