用PrimeTime进行静态时序分析. §2.2 PrimeTime进行时序分析的流程 使用PrimeTime对一个电路设计进行静态时序分析,
上传时间： 2013-06-29
上传用户：虫虫虫虫虫虫
基于FPGA的FIR数字滤波器算法研究与设计实现
上传时间： 2013-06-30
上传用户：fengyujcyz
这个是在KEIL MDK下开发的ARM例程，里面有工程源代码，可以作为初学者参考学习之用，还不错^_^
上传时间： 2013-06-25
上传用户：yjmyjm
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数评估算法，并对2个ADC在不同样本数条件下进行并行测试。 本研究通过在FPGA内部实现ADC测试时域算法和频域算法相结合的方法来搭建测试系统，完成了音频编解码器WM8731L的控制模式接口、音频数据接口、ADC测试时域算法和频域算法的FPGA实现。整个测试系统使用Angilent33220A任意信号发生器提供模拟激励信号，共用一个FPGA内部实现的采样时钟控制模块。并行测试系统将WM8731.L片内的两个独立ADC的串行输出数据分流成左右两通道，并对其进行串并转换。然后对左右两个通道分别配置一个FFT算法模块和时域算法模块，并行地实现了ADC参数的评估算法。在样本数分别为128和4096的实验条件下，对WM8731L片内2个被测.ADC并行地进行参数评估，被测参数包括增益GAIN、偏移量OFFSET、信噪比SNR、信号与噪声谐波失真比SINAD、总谐波失真THD等5个常用参数。实验结果表明，通过在FPGA内配置2个独立的参数计算模块，可并行地实现对2个相同ADC的参数评估，减小单个ADC的平均测试时间。FPGA片内实时评估算法的实现节省了测试样本传输至自动测试机PC端的时间。而且只需将HDL代码多次复制，就可实现多个被测ADC在同一时刻并行地被评估，配置灵活。基于FPGA的ADC并行测试方法易于实现，具有可行性，但由于噪声的影响，测试精度有待进一步提高。该方法可用于自动测试机的混合信号选项卡或测试子系统。
上传时间： 2013-06-07
上传用户：gps6888
·基于单个摄像机的双目立体视觉测距技术研究
上传时间： 2013-06-30
上传用户：zl123！@#
通过结合SE4100L芯片和STA205l芯片的硬件特点，分析和介绍了前端GPS接收机的核心硬件组成和软件设计流程
上传时间： 2013-06-23
上传用户：JESS
· 摘要： DSP芯片TMS320C54x提供高速、双向、多通道缓冲串行口McBSP,它可以与其他的TMS320C54x器件或其它串口器件通讯.串行SPI通信协议是一种标准的通信协议,很多场合下都是采用这种机制.本文阐述了基于TMS320VC5410的多通道缓冲串行口(McBSP)的特点及其SPI协议的串口配置方法.提出了多通道缓冲串行口在频率合成技术中的一个新应用实例,给出了
上传时间： 2013-06-18
上传用户：Wwill
proteus功能强大的电路仿真，pcb制作软件。不仅可对一般电路仿真还可以进行单片机仿真，这里献上他的元件库。
上传时间： 2013-06-02
上传用户：ainimao
资料->【E】光盘论文->【E0】IEEE论文->IEEE JSSC论文(1960~2005).part066.rar
上传时间： 2013-06-26
上传用户：cylnpy
usb芯片cy7c68013通信上位机程序
上传时间： 2013-06-28
上传用户：zw380105939
