8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。 2． ultiplier_quick_add_5 即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。 3． ultiplier_unit_4 这个模块是用来实现部分积的，每一个模块实现一个部分积的4位，因此一个部分积需要4个这个模块来实现。总共需要12个这样的模块。 4．Multiplier_full_add 这是一位的全加器，在实现部分积相加的时候，通过全加器的阵列来实现的。
标签： ultipler_quick_add booth 乘法器 测试
上传时间： 2016-07-12
上传用户：zhaiye
这是我写的第一个CreckMe的注册机,很简单的,用以练习OLLYDBG反汇编调试器的使用.
上传时间： 2013-12-20
上传用户：luopoguixiong
此源码为用于电力电子变换器的DSP汇编源程序，可以用来控制逆变器产品电压凹陷波形。
上传时间： 2014-01-22
上传用户：hn891122
此源代码用于电力电子变换器的PID调节，实现了汇编语言的PID程序编写。
上传时间： 2016-07-23
上传用户：1079836864
TMS320F240在有功功率变换器．测量等方面的应用科技文档及源码，来之不易，与大家共享．
上传时间： 2014-08-28
上传用户：cxl274287265
正弦波逆变器：介绍了采用BoostPWMDC/DC变换器的正弦波逆变器的工作原理与控制方式，这是一种新型的正弦波逆变器
标签： BoostPWMDC 正弦波逆变器 DC 变换器
上传时间： 2013-12-08
上传用户：as275944189
模数变换器，采用verilog hdl编写
标签： 模数变换器
上传时间： 2013-12-20
上传用户：bruce
用vhdl语言编写设计8位總線收發器，很不错，大家快下啊
上传时间： 2017-01-15
上传用户：ztj182002
计算机组成原理实验（MAX PLUS） 1.ALU设计 2.MEM设计 3.32位2选1选择器
上传时间： 2013-12-18
上传用户：familiarsmile
32位 2选1 选择器 VHDL语言程序
上传时间： 2017-01-29
上传用户：cazjing
