欢迎来到虫虫开发者社区 — 百万工程师技术资源
关于我们
网站地图
登录
注册
虫
虫虫开发者社区
首页
资源下载
资源专辑
热门软件
精品资源
电子书
上传资源
首页
›
资源下载
›
VHDL/FPGA/Verilog
›
用vhdl语言编写设计8位總線收發器
用vhdl语言编写设计8位總線收發器
VHDL/FPGA/Verilog
2 K
28 次下载
2017-01-15
资源详细信息
文件格式
RAR
文件大小
2 K
资源分类
VHDL/FPGA/Verilog
上传者
SnowCat
发布时间
2017-01-15 00:54
下载统计
28
次
所需积分
2 积分
用vhdl语言编写设计8位總線收發器 - 资源详细说明
用vhdl语言编写设计8位總線收發器,很不错,大家快下啊
用vhdl语言编写设计8位總線收發器 - 源码文件列表
本资源包含 1 个源码文件
支持在线预览,点击文件名即可查看
1
8位總線收發器:74245.txt
查看源码
温馨提示:
点击文件名或"查看源码"按钮可在线浏览源代码,支持语法高亮显示。
立即下载 用vhdl语言编写设计8位總線收發器
立即下载
提示:下载后请用压缩软件解压,推荐使用 WinRAR 或 7-Zip
下载说明与使用指南
下载说明
本资源需消耗
2积分
24小时内重复下载不扣分
支持断点续传功能
资源永久有效可用
使用说明
下载后使用解压软件解压
推荐使用 WinRAR 或 7-Zip
如有密码请查看资源说明
解压后即可正常使用
积分获取方式
上传优质资源获得积分
每日签到免费领取积分
邀请好友注册获得奖励
查看详情 →
相关技术标签
点击标签浏览更多相关VHDL/FPGA/Verilog资源:
#VHDL
#总线收发器
#数字电路
相关VHDL/FPGA/Verilog资源推荐
1
用
VHDL
语言编写设计8位總線收發器
用VHDL语言编写设计8位總線收發器,很不错,大家快下啊...
2017-01-15
28 次
1081 浏览
2
这是用
VHDL
语言编写的3-8编码器
这是用VHDL语言编写的3-8编码器,可以看到程序简单可行...
2017-01-19
50 次
1094 浏览
3
用
VHDL
语言设计四位全加器
用VHDL语言设计四位全加器,有低位进位和高位进位。...
2013-12-26
132 次
1477 浏览
4
采用
VHDL
语言编写8线-3线优先编码器
采用VHDL语言编写8线-3线优先编码器,在MAX+plus软件下实现。...
2017-01-11
62 次
1069 浏览
5
C語言編寫的CAN總線慚議,
C語言編寫的CAN總線慚議,...
2016-04-05
82 次
1091 浏览
6
VHDL
语言编写8位乘法器非常实用语言绝对正确经过仿真的
VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的...
2017-07-21
99 次
1176 浏览
7
8位全加器的
VHDL
语言描述
8位全加器的VHDL语言描述,有需要的顶一下。...
2017-05-30
198 次
1367 浏览
8
基于
VHDL
语言的设计8位CISC微处理器实例
基于VHDL语言的设计8位CISC微处理器实例...
2013-12-20
32 次
1085 浏览
9
接收解码用
VHDL
语言编写程序
接收解码用VHDL语言编写程序,在EDA实验板上实现解码,要求具有以下功能: (a)将一体化红外接收解调器的输出信号解码(12个单击键、6个连续键,单击键编号为7-18,连续键编码为1-6),在ED...
2016-07-05
21 次
1105 浏览
10
8位加法器
VHDL
8位加法器
VHDL
8位加法器
VHDL
8位加法器VHDL 8位加法器VHDL 8位加法器VHDL...
2014-01-11
97 次
1077 浏览
用户登录
登录后可下载更多技术资源
×
加载中...
加载登录表单中...
用户注册
送10积分
加入工程师资源平台
×
加载中...
加载注册表单中...
找回密码
通过邮箱重置您的账号密码
×
加载中...
加载表单中...
需要登录
登录后即可使用更多功能
×
新用户注册即送10积分,可用于下载资源
👋
退出登录
确认要退出当前账号吗?
×
退出后需要重新登录才能下载资源