高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-03
上传用户：王小奇
TKS仿真器B系列快速入门
上传时间： 2013-10-31
上传用户：aix008
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
ADuC812与8052模数转换实例 先进的单片机平台 可以做很多东西 比如 光电心率测量仪
上传时间： 2015-03-15
上传用户：希酱大魔王
用汇编语言控制模数转换芯片max1270的源程序。
上传时间： 2014-01-02
上传用户：集美慧
用汇编语言实现模数转换芯片max170的控制
上传时间： 2013-12-11
上传用户：jennyzai
计算矩阵连乘积 问题描述 在科学计算中经常要计算矩阵的乘积。矩阵A和B可乘的条件是矩阵A的列数等于矩阵B的行数。若A是一个p×q的矩阵，B是一个q×r的矩阵，则其乘积C=AB是一个p×r的矩阵。
上传时间： 2015-03-25
上传用户：yulg
这是2407dsp进行模数转换模块（ADC）的源程序，改程序是用c语言编写的
上传时间： 2015-03-26
上传用户：hphh
模数转换芯片AD7755CN，对应的对管脚有特别详细的描述，还有对此芯片的参数设定问题
上传时间： 2015-04-05
上传用户：PresidentHuang
利用89C2051实现模数转换的一种方法源程序，该程序使用C51语言编写，可以用于MCS8051单片机
上传时间： 2014-11-28
上传用户：chenjjer
