verilog开发的FIFO
verilog开发的FIFO,经过验证,有完整版本的测试程序,经典之作...
verilog开发的FIFO,经过验证,有完整版本的测试程序,经典之作...
高速ADC数字示波 keil3下编译调试通过...
基于FPGA自适应高速RS编译码器的IP核设计...
verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码...
介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。 采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术,具有实时性强、集成度高以及软硬件可编程易于系统 扩展及重构的特点。...