FIQ有FIQ_PWM、FIQ_TMA和FIQ_TMB三个中断源,当定时器A或B计满溢出时产生中断请求信号TA_TIMEOUT_INT或TA_TIMEOUT_INT,CPU响应后进入中断执行相应的子程序控制二极管发光。A口的低四位接LED灯，B口的低四位接LED灯.
标签： TA_TIMEOUT_INT FIQ_PWM FIQ_TMA FIQ_TMB
上传时间： 2013-12-11
上传用户：凤临西北
7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。
上传时间： 2014-01-26
上传用户：1427796291
作品简介:基于51单片机的信号发送器,理论距离是3000米,实际受到现实的干扰,信号发送距离降缩短到1500米以上.可以配备多个接收器,实现多机通讯. 作品作用:例如手动输入A,B,C,D 80个不同的信号,启动发送,那么配备的多个接收器能接收到这80个信号.
上传时间： 2013-12-24
上传用户：zhengjian
cpld/fpga RS(204,188)译码器的verilog程序
上传时间： 2016-11-05
上传用户：tyler
计算输入公式 字符转换器 例如（A+B）*c的值等
上传时间： 2014-01-11
上传用户：515414293
精通verilog HDL语言编程源码9——RS(204,188)译码器的设计
上传时间： 2013-12-20
上传用户：独孤求源
完整龙族的无错反外挂登陆器,b编译后直接直接就可以放在客户端下运行，记主要修改服务端验证程序和端口
上传时间： 2013-12-19
上传用户：onewq
（1） 编制解n阶线性代数方程组AX=b列主元三角分解法的通用程序. （2） 用所编的程序解线性方程组.给出解向量,保留5位有效数.
上传时间： 2014-01-02
上传用户：huannan88
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。
上传时间： 2014-01-18
上传用户：yyyyyyyyyy
5位的操作数X和Y输入后暂存在寄存器A和B中，两位的操作控制码control暂存在寄存器C中，按照control码的不同，分布实现下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 运算结果暂存在寄存器D中，然后输出。
上传时间： 2014-01-09
上传用户：凌云御清风
