数字电视原理与设计
上传时间： 2016-02-21
上传用户：chenlong
B树及其B+树的实现代码，支持模版（数据类型，M值）
上传时间： 2016-02-22
上传用户：jhksyghr
数字秒表的整个设计以及程序．波形仿真都在里面的了
上传时间： 2016-02-23
上传用户：chongcongying
零中频宽带数字接收机方案的设计是目前硬件条件受到限制的情况下，宽带中频(射频)信号接收方法中一个可行的实施方案。
上传时间： 2016-02-25
上传用户：天涯
基于FPGA的全数字调制解调器设计实例，包含有Matlab程序和Quartus程序
上传时间： 2014-12-21
上传用户：xfbs821
中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的设计和数字系统功能的测试方法。 4. 进一步掌握数字系统的制作和布线方法。 二.设计要求 1．设计指标 数字钟具有显示时、分、秒的功能； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时，报时声音四低一高； 并且要求走时准确。 2．设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择，有相关原器件清单； 3．制作要求 自行装配和调试，并能发现问题和解决问题。 4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
上传时间： 2013-12-25
上传用户：netwolf
PDIUSBD12 是一款带有并行总线和局部DMA传输能力的高速USB 接口器件固件设计的目标就是 使PDIUSBD12 在USB 上达到最大的传输速率外围设备例如打印机扫描仪外部的海量存储器和数码 相机都可使用PDIUSBD12 在USB 上传输数据这些设备的CPU 要忙于处理许多设备控制和数据以及图像 处理等任务PDIUSBD12 的固件设计成完全的中断驱动当CPU 处理前台任务时USB 的传输可在后台 进行这就确保了最佳的传输速率和更好的软件结构同时简化了编程和调试 后台ISR 中断服务程序和前台主程序循环之间的数据交换通过事件标志和数据缓冲区来实现例 如PDIUSBD12 的批量输出端点可使用循环的数据缓冲区当PDIUSBD12 从USB 收到一个数据包那 么就对CPU 产生一个中断请求CPU 立即响应中断在ISR中固件将数据包从PDIUSBD12 内部缓冲区 移到循环数据缓冲区并在随后清零PDIUSBD12 的内部缓冲区以使能接收新的数据包CPU 可以继续它当 前的前台任务直到完成例如打印当前页然后返回到主循环检查循环缓冲区内是否有新的数据并开始其 它的前台任务
上传时间： 2016-04-10
上传用户：13160677563
基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。
上传时间： 2014-01-02
上传用户：wang5829
电闹钟的设计与制作 电闹钟的设计与制作电闹钟的设计与制作
标签： 闹钟
上传时间： 2014-01-24
上传用户：hjshhyy
这是一个数字中的课程设计，里面包含了详细的课程设计报告，验收通过，完全没有问题。具体功能见报告
标签： 数字
上传时间： 2014-01-18
上传用户：sy_jiadeyi
