EDA基于VHDL语言的数字频率计的设计及其仿真
EDA基于VHDL语言的数字频率计的设计及其仿真...
EDA基于VHDL语言的数字频率计的设计及其仿真...
4位数字频率计的verilog HDL设计,精度比较准的...
本文描述的是数字式频率计的设计过程,其中包含了所用到的VHDl语言的源代码,和仿真图型,是比较完整描述的设计数字频率计的文章...
频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz); 当输入信号的频率大于相应量...
频率计的设计,单片机初学者必须程序,适用于proteus...