这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用
这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用...
这是我们做课程设计的时候频率发生器的一些程序模块,希望对大家有用...
这个是由MSP430 单片机实现控制的可以转为显示的日历系统 功能稳定...
DDR控制器的VHDL源代码.采用FPGA实现DDR接口控制器,适用于Altera的FPGA,最高频率可到100M...
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)...
这是一个用AT89C51制作的2.4G频率计的源程序...
此程序完成功200HZ的固定频率,稳定性很高,波形失真度小,如果要想产生固定频率,这个程序是最好的选择!...
程序用VHDL实现: 利用一秒定时测量频率 并且显示,范围0~...
程序用VHDL实现: 频率合成,DDS 主要调用LPM...
DDS的vhdl语言源程序实现 该程序可实现1HZ频率步进...
开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含...