提供《利用4位共阴的动态显示器显示分与秒(利用定时器定时)》完整VHDL/FPGA/Verilog工程技术资料下载(归档大小 2 K),包含相关硬件原理图参考、开发文档或源代码工程。
已自动扫描归档包内目录结构与文件清单
源码与文本文档支持点击「在线阅读」,二进制/媒体文件请下载压缩包后使用
1
FILE
control.vwf
3.6 KB
包内组件
2
FILE
frequ.asm.rpt
8.1 KB
包内组件
3
FILE
count60.hif
1.5 KB
包内组件
4
FILE
frequ.map.rpt
13.1 KB
包内组件
5
FILE
mux2.hif
1.5 KB
包内组件
6
FILE
count24.hif
1.5 KB
包内组件
7
FILE
frequ.vwf
9.5 KB
包内组件
8
FILE
counter10.bsf
2.7 KB
包内组件
9
FILE
control.bsf
2.5 KB
包内组件
10
FILE
frequ.bdf
25.6 KB
包内组件
11
FILE
frequ.map.summary
335 B
包内组件
12
FILE
frequ.tan.summary
1.1 KB
包内组件