基于FPGA的数字频率计的设计11利用VHDL 硬件描述语言设计,并在EDA(电子设计自动化) 工具的帮助下,用大规模可编程逻辑器件(FPGA/ CPLD) 实现数字频率计的设计原理及相关程序
标签： FPGA VHDL 数字频率计 硬件描述语言
上传时间： 2013-08-06
上传用户：taozhihua1314
FPGA实现的直接数字频率合成器，本文基于DDS的基本原理,利用Altera公司的FPGA芯片FLEX10系列器件完成了一个DDS系统的设计。
标签： FPGA 数字频率合成器
上传用户：wangzhen1990
FPGA设计频率计全套资料，我希望对大家啊好似有用的
标签： FPGA 频率计
上传时间： 2013-08-07
上传用户：life840315
单片机控制FPGA的程序,包括AD转换,频率输出,测试程序
标签： FPGA 单片机控制 AD转换 程序
上传时间： 2013-08-08
上传用户：日光微澜
基于CPLD／FPGA的可编程逻辑器件，借助单片机AT89C51；利用标准频率50～100MHz的周期信号实现系统计数的等精度测量技术。同时采用闸门测量技术完成脉宽,占空比的测量。
标签： CPLD FPGA 可编程逻辑器件
上传时间： 2013-08-09
上传用户：yd19890720
MAXPLUS_环境下的频率计设计及其完善
标签： MAXPLUS 环境 频率计设
上传用户：xianglee
有ＰＦＧＡ实现相位的测量，解决一些电路问题
标签： FPGA 相位 测量
上传时间： 2013-08-10
上传用户：hulee
设计了一种基于ＣＰＬＤ（复杂可编程逻辑器件）的低频数字相位测量仪
标签： 可编程逻辑器件 低频 数字 相位测量仪
上传时间： 2013-08-11
上传用户：a155166
摘 要：介绍了直接数字频率合成 (DDS) 技术的基本原理，给出了基于Altera公司FPGA器件的一个三相正弦信号发生器的设计方案，同时给出了其软件程序和仿真结果。仿真结果表明：该方法生成的三相正弦信号具有对称性好、波形失真小、频率精度高等优点，且输出频率可调。\r\n关键词：直接数字频率合成；现场可编程门阵列；FPGA；三相正弦信号
标签： DDS 数字频率合成
上传时间： 2013-08-14
上传用户：kernor
一个自己用keil和Proteus设计的C51频率计代码,与大家一同分享!
标签： Proteus keil C51 频率计
上传时间： 2013-08-17
上传用户：fengweihao158@163.com
