LED显示屏自问世以来经历了飞速发展，如今已经成为了平板显示器的一个重要产品。LED显示屏具有亮度高、功耗小、颜色鲜艳等特点，能完成实时性、多样性、动态性的信息发布任务，胜任各种户外公共场合。高效节能和保护环境已成为当今世界发展的重要议题。因此，为LED显示屏提供高效节能的电源及其驱动技术，就成为了LED大屏幕显示技术得到推广普及的关键性问题。 本文设计了一种低功耗、小成本的LED显示屏驱动电源，并在此基础上研究了LED显示屏的一种时序扫描算法。采用半桥式开关电源作为LED显示屏驱动电源的基本拓扑，完成了EMI滤波器、主电路和控制驱动电路的设计工作：利用FPGA和VHDL语言设计了基于PWM技术的闭环反馈控制，实现了恒压电源的基本要求；并在电源输出整流侧采用同步整流的设计方案，利用低导通阻抗的电力MOSFET，使整流损耗得到了大大降低。研究了LED显示屏的基本扫描算法，介绍了LED显示屏的一些基本常识和概念，利用FPGA和VHDL语言设计了一种简易的LED显示阵列。仿真和实验研究表明该电路结构简单、控制方便，扫描算法简易可行，满足了LED显示屏时序扫描控制的基本要求。
上传时间： 2013-06-23
上传用户：zjf3110
变频器在各行各业中的各种设备上迅速普及应用，已成为当今节电、改造传统工业、改善工艺流程、提高生产过程自动化水平、提高产品质量以及推动技术进步的主要手段之一，是国民经济和生活中普遍需要的新技术。但是现有变频器的调制算法尚存在一些缺点，如开关损耗大和共模电流大等，因此有必要研究和设计高性能调制算法的变频控制器。鉴于此，开展了以下工业变频器高性能调制算法为对象的研究内容： 在阐述了工业变频器系统的结构、调制算法、调速算法的基础上，结合数学模型，分析了共模电压产生的原理、共模电流其影响和危害，给出了共模电压和共模电流的关系。总结其他的抑制共模电压的方案基础上，提出一种新的共模电压抑制SVPWM；还阐述了死区产生的原因及其影响，以及死区补偿的原理并将上述两个调制算法利用MATLAB/SIMULINK软件对该系统给予了全面的仿真分析。 变频器硬件部分设计包括整流滤波电路、逆变器功率电路、上电保护电路、DSP控制系统及其外围电路、IGBT驱动及保护电路以及反激式开关电源，对于传感器检测滤波电路的具体电路参数设计，是在PSPICE上仿真基础上得出。并在考虑成本、EMC、效率等因素后考虑完成了所有硬件相关的原理图绘制和PCB绘制； 变频器软件部分设计包括主程序、键盘扫描程序、系统状态处理程序、PWM发送中断程序、电机启动函数、电压调整程序、AD采样中断程序以及故障保护中断程序。在实现一般SVPWM的基础上，根据之前理论和仿真得到的共模电压抑制SVPWM、以及死区补偿算法，将这两个对SVPWM进行改进的调制算法在硬件平台上实现。 在硬件电路完成设计的各个阶段，逐渐编制相应的控制程序，并进行调试，并完成整个程序的编制和调试。此外，还调试了系统所需的反激式开关电源。整个系统调试中遇到了很多问题，如键盘消除抖动问题、共模电压抑制SVPWM出现的直通现象等。最终完成了工业变频器样机，并且采用的是文章中研究的调制算法，效果良好，达到设计的目的； 提出了一种将有源功率因数校正(PFC)技术引用到串级调速中来提高定子侧功率因数的新方法。通过建立电动机折算到转子侧的等值电路，重点分析了有源PFC技术代替传统串级调速系统中的不控整流桥后，系统可以等效为转子串电阻调速。得到了等效串电阻的计算公式和变化趋势，对电动机功率因数、电磁转矩脉动也进行了分析，发现能够比传统串级调速时有所提升。鉴于电动机转子侧电势频率非常低，分析了有源PFC的具体实现的特殊考虑和参数选取方法，并基于对称平衡的Scott变压器和两个单相有源PFC电路实现了绕线电动机转子侧的三相有源低频PFC，得到超低纹波的直流输出电压。利用MATLAB建立了完整的仿真平台，所得结果验证了理论分析的正确性。
上传时间： 2013-07-09
上传用户：qq442012091
基于VHDL的数字频率计的设计（非常的实用
上传时间： 2013-06-06
上传用户：我们的船长
包含基于VHDL语言的ADC采样的 整个工程文件，代码中选用数码管动态扫描方式输出。
上传时间： 2013-07-19
上传用户：xuan‘nian
焊有元件的印制电路板在线测试是印制电路板生产过程中的一个重要环节，关系着整个电子产品的质量。本文在深入研究国内外印制电路板自动测试技术的基础上，结合当前先进的电子技术，设计出一套高性能，低价位，小体积，便于携带和操作的印制电路板在线测试仪。 本文设计的在线测试仪系统包括控制器电路、信号发生电路、信号采集电路、元件测试电路、USB通信电路和开关矩阵电路等，其中控制器电路是以FPGA可编程控制芯片为核心，负责控制下位机其它所有电路的正常工作，并实现与上位机间的通信。 针对模拟元件的测试，本文首先探讨了对印制电路板上模拟元件测试时的隔离原理，继而详细阐述了电阻、电容（电感）、二极管、三极管、运算放大器等的测试方法，并分别设计了硬件测试电路。因为测试时需向被测元件施加测试激励信号，本文设计并完成了一信号发生电路，可输出幅值可调的直流恒压源信号和直流恒流源信号、幅值和频率都可调的交流信号。 针对数字器件的测试，本文将数字器件分为两种，一种为具有边界扫描功能单元的器件，另一类为非边界扫描器件，并分别对两种类型的数字器件的测试原理和方法进行了详细的描述，在文中给出了相关的硬件测试电路图。 本设计中，所有测试激励信号经测试电路后输出的测试结果都是直流电压信号，所以本文设计了一通用信号采集电路来完成对测试结果的取样。本文还设计了开关矩阵电路，用于将被测印制电路板上的元件接入到测试电路中。对通信电路的设计，本文采用USB通信方式与上位机进行有效的数据交换，并通过USB接口芯片完成了硬件电路的设计。 在软件方面，本文采用NiosⅡ C语言完成所有软件设计，以协助硬件部分来完成对印制电路板的测试工作。 本文已完成各部分电路试验及系统联调，试验证明设计达到了项目预定要求。
上传时间： 2013-08-02
上传用户：fywz
[信号与系统(全美经典学习指导系列)].(美)Hwei.P.Hsu.扫描版 很清晰，经典教材
上传时间： 2013-04-24
上传用户：Pzj
频率是电子技术领域内的一个基本参数，同时也是一个非常重要的参数。稳定的时钟在高性能电子系统中有着举足轻重的作用，直接决定系统性能的优劣。随着电子技术的发展，测频系统使用时钟的提高，测频技术有了相当大的发展，但不管是何种测频方法，±1个计数误差始终是限制测频精度进一步提高的一个重要因素。 本设计阐述了各种数字测频方法的优缺点。通过分析±1个计数误差的来源得出了一种新的测频方法：检测被测信号，时基信号的相位，当相位同步时开始计数，相位再次同步时停止计数，通过相位同步来消除计数误差，然后再通过运算得到实际频率的大小。根据M/T法的测频原理，已经出现了等精度的测频方法，但是还存在±1的计数误差。因此，本文根据等精度测频原理中闸门时间只与被测信号同步，而不与标准信号同步的缺点，通过分析已有等精度澳孽频方法所存在±1个计数误差的来源，采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用VHDL语言，成功的编写出了设计程序，并在MAX+PLUS Ⅱ软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。最后，又讨论了全同步频率计的硬件设计并给出了电路原理图和PCB图。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。
上传时间： 2013-06-05
上传用户：wys0120
在当今的广播系统中，绝大部分的视频信号是隔行采样的。采用这种扫描格式，能够大幅度地减少视频的带宽，但也会引起彩色爬行、画面闪烁、边缘模糊及锯齿等现象。这种缺陷经人尺寸屏幕放大后就更加明显。为改善画面的视觉效果，去隔行技术应运而生。同时，视频信号本身的低帧频也会导致行抖动、线爬行以及大面积闪烁等视觉效果上的缺陷。增加扫描频率会把这些视觉缺陷搬移到人眼不敏感的高频区域上去从而产生较好的主观图象质量。而为了适应不同显示终端以及对图像大小变化的要求就必须对原始信号分辨率即每帧行数和每行像素数进行变换。因此去隔行、帧频转换、分辨率变换成为视频格式转换的基本内容。 FPGA 的出现是VLSI技术和EDA技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外采用FPGA器件可以将原来的电路板级产品集成芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便的对设计进行在线修改。 该文在介绍了视频格式转换中的主要算法后，重点对去隔行、帧频转换、分辨率变换的FPGA综合实现方案进行了由简单到复杂的深入研究，分别给出了最简解决方案、基于非线性算法的解决方案和基于运动补偿的解决方案。最简解决方案利用线性算法将去隔行，帧频转换，分辨率变换三项处理同时实现，达到FPGA内部资源和外部RAM耗用量都为最小的要求，是后续复杂方案的基础。其中去隔行采用场合并方式，帧频转换采用帧重复方式，分辨率变换采用均匀插值方式。基于非线性算法的解决方案中加入了对静止区域的判断，静止区域的输出像素值直接选用相应位置的已存输入数据，非静止区域的输出像素值通过对已存输入数据进行非线性运算得出。基于运动补偿的解决方案在对静止区域进行判断和处理的基础上，对欲生成的变频后的场间插值帧进行运动估计，根据运动矢量得出非静止区域的输出像素值。其中为求得输入场间相应时间位置上的插值帧输出数据，该方案采用了自定义的前后向块匹配运动估计方式，通过对三步搜索算法的高效实现，将SAD 值进行比较得出运动矢量。
上传时间： 2013-07-19
上传用户：米卡
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。
上传时间： 2013-04-24
上传用户：nairui21
许多资料上都写有UC3842/3的频率计算公式，有的资料上为：1.72/Rt×Ct；也有的资料上为： 1.8/Rt×Ct，其实这些公式都为近似值，条件为
上传时间： 2013-06-12
上传用户：telukeji
