分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这种方式只消耗不多的逻辑单元就可以达到对时钟操作的目的。 偶数倍分频：偶数倍分频应该是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并给计数器一个复位信号，使得下一个时钟从零开始计数。以此循环下去。这种方法可以实现任意的偶数分频。
上传时间： 2016-06-14
上传用户：wpwpwlxwlx
VHDL实现倍频--偶数倍 分频电路 --分频倍数=2（n+1）
上传时间： 2013-12-12
上传用户：haohaoxuexi
本源码已通过调试,里面有简单的分频做法和点亮18个LED灯
上传时间： 2016-06-24
上传用户：haohaoxuexi
指出了非线性动态信号参数辨识的重要性；分析了目前采用的方法的不足；对非正交复Morlet小波满足Mercy条件和再生性的命题作了证明；用复Morlet小波构建出一种核函数，与主分量分析方法相结合，对非线性动态信号进行参数辨识和预测；仿真结果验证了该方法的正确性和有效性，表明该方法具有较好的理论价值和实用价值。
上传时间： 2016-06-27
上传用户：wang0123456789
电子琴VHDL程序包含有：顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序
上传时间： 2013-12-20
上传用户：jjj0202
一个可实现多倍（次）分频器VHDL源代码设计
上传时间： 2014-01-27
上传用户：2467478207
一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间： 2016-07-13
上传用户：CHENKAI
用MATLAB实现的扩频通信发送信号的仿真,并加入人为干扰...
上传时间： 2016-07-14
上传用户：zhangyi99104144
用FPGA实现了RS232异步串行通信，所用语言是VHDL，另外本人还有Verilog的欢迎交流学习，根据RS232 异步串行通信来的帧格式，在FPGA发送模块中采用的每一帧格式为：1位开始位+8位数据位+1位奇校验位+1位停止位，波特率为2400。由设置的波特率可以算出分频系数，具体算法为分频系数X=CLK/(BOUND*2)。
上传时间： 2013-11-29
上传用户：ve3344
用java写的网上售书系统 功能详尽 支持各种类别书目查询 分页显示 购物车的暂存功能 内部附有数据库
上传时间： 2016-07-15
上传用户：yyq123456789
