随着电子技术和计算机技术的飞速发展，视频图像处理技术近年来得到极大的重视和长足的发展，其应用范围主要包括数字广播、消费类电子、视频监控、医学成像及文档影像处理等领域。当前视频图像处理主要问题是当处理的数据量很大时，处理速度慢，执行效率低。而且视频算法的软件和硬件仿真和验证的灵活性低。 本论文首先根据视频信号的处理过程和典型视频图像处理系统的构成提出了基于FPGA的视频图像处理系统总体框图；其次选择视频转换芯片SAA7113，完成视频图像采集模块的设计，主要分三步完成：1)配置视频转换芯片的工作模式，完成视频转化芯片SAA7113的初始化：2)通过分析输出数据流的格式标准，来识别奇偶场信号、场消隐信号和有效行数据的开始和结束信号三种控制信号，并根据控制信号，用Verilog硬件描述语言编程实现图像数据的采集；3)分析SRAM的读写控制时序，采用两块SRAM完成图像数据的存储。然后编写软件测试文件，在ISE Simulator仿真环境进行程序测试与运行，并分析仿真结果，验证了数据采集和存储的正确性；最后，对常用视频图像算法的MATLAB仿真，选择适当的算子，采用工具MATLAB、System Generator for DSP和ISE，利用模块构建方式，搭建视频算法平台，实现图像平滑滤波、锐化滤波算法，在Simulink中仿真并自动生成硬件描述语言和网表，对资源的消耗做简要分析。 本论文的创新点是采用新的开发环境System Generator for DSP实现视频图像算法。这种开发视频图像算法的方式灵活性强、设计周期短、验证方便、是视频图像处理发展的必然趋势。
上传时间： 2013-07-28
上传用户：lingzhichao
计算机图形学中真实感成像包括两部分内容：物体的精确图形表示；场景中光照效果的适当的描述。光照效果包括光的反射、透明性、表面纹理和阴影。对物体进行投影，然后再可见面上产生自然光照效果，可以实现场景的真实感显示。光照明模型主要用于物体表面某点处的光强度计算。面绘制算法是通过光照模型中的光强度计算，以确定场景中物体表面的所有投影像素点的光强度。Phong明暗处理算法是生成真实感3D图像最佳算法之一。但是由于其大量的像素级运算和硬件难度而在实现实时真实感图形绘制中被Gotuaud明暗处理算法所取代。VLSI技术的发展以及对于高真实感实时图形的需求使得Phong明暗处理算法的实现成为可能。利用泰勒级数近似的Fast Phong明暗处理算法适合硬件实现。此算法需要存储大量数据的ROM。这增加了实现的难度。 本文完成了以下工作： 1、本文简述了实时真实感图形绘制管线，详细叙述了所用到的光照明模型和明暗处理方法，并对几种明暗处理方法的效果作了比较，实验结果表明Fast Phong明暗处理算法适用于实时真实感图形绘制。 2、在熟悉Xilinx公司FPGA芯片结构及其开发流程的基础上，结合Xilinx公司提供的FPGA开发工具ISE 7.1i，仿真工具为ISE simulator，综合工具为XST；完成了Fast Phong明暗处理模块的FPGA设计与实现。综合得到的电路的最高频率为54.058MHz。本文的Fast Phong明暗处理硬件模块适用于实时真实感图形绘制。 3、本文通过误差分析，提出了优化的查找表结构。通过在FPGA上对本文所提结构进行验证。结果表明，本方案在提高速度、精度的同时将ROM的数据量从64K*8bit减少至13K*8bit。
上传时间： 2013-06-21
上传用户：ghostparker
论文研究了基于Bayer格式的CCD原始图像的颜色插值算法，并将设计的改进算法应用到以FPGA为核心的图像采集前端。出于对成本和体积的考虑，一般的数字图像采集系统采用单片CCD或CMOS图像传感器，然后在感光表面覆盖一层颜色滤波阵列(CFA)，经过CFA后每个像素点只能获得物理三基色(红、绿、蓝)其中一种分量，形成马赛克图像。为了获得全彩色图像，就要利用周围像素点的值近似地计算出被滤掉的颜色分量，称这个过程为颜色插值。由于当前对图像采集系统的实时性要求越来越高，业内已经开始广泛采用FPGA来进行图像处理，充分发挥硬件并行运算的速度优势，以求在处理速度和成像质量两方面均达到满意的效果。。主要的工作内容如下: 本文首先介绍了彩色滤波阵列、图像色彩恢复和插值算法的概念，然后分析和研究了当下常用的颜色插值算法，如双线性插值算法、加权系数法等等，指出了各个算法的特点和不足；接下来针对硬件系统并行运算的特性和实时性处理的要求，结合其中两种算法的思路设计了适用于硬件的改进算法，该算法主要引入了方向标志位的概念以及平滑的边界仲裁法则来检测边界，借鉴利用梯度的三角函数关系来判断边界方向，通过简化且适用于硬件的方法计算加权系数，从而选择合适的方向进行插值。 在介绍了FPGA用于图像处理的优势后，针对FPGA的特点采用模块化结构设计，详细阐述了本文算法的软件实现过程及所使用到的关键技术；文章设计了一个以FPGA为核心的前端图像采集平台，并将改进插值算法应用到整个系统当中。详细分析了采集前端的硬件需求，讨论了核心芯片的选型和硬件平台设计中的注意事项，完成了印制电路板的制作。 文章通过MATLAB仿真得到了量化的性能评估数据，并选取几种算法在硬件平台上运行，得到了实验图片。最后结合图片的视觉效果和仿真数据对几种不同算法的效果进行了评估和比较，证明改进的算法对图像质量有所增强，取得了良好的效果。
上传时间： 2013-06-11
上传用户：it男一枚
图像处理技术应用越来越广泛，特别是工业检测领域。然而，图像处理技术应用的基础是图像的获取，为了更加灵活地设计各种应用产品，本课题研究基于FPGA的面阵 CCD驱动传输电路设计，利用该电路能够获取高质量、高分辨率的图像，为后续的图像处理技术应用打下基础。本文首先介绍了研究意义、CCD图像传感器的发展以及FPGA的产生与发展，接着提出了面阵CCD成像系统总体设计方案，然后针对关键电路的设计进行详尽的分析和说明，这些电路包括时序发生电路、存储器控制电路、USB接口电路以及电源调理电路。其中时序发生电路主要用于产生CCD正常工作所需的各种时序信号以及A/D变换芯片AD9824 所需的工作时序，这些时序都是由FPGA产生的，文中给出了FPGA逻辑设计的基本过程以及仿真波形。本系统采用SDRAM缓存图像信号，为了完成SDRAM的写入、读出以及定时刷新，利用FPGA生成存储器控制电路。系统采用USB接口与计算机通信，因此FPGA 中设计了相应逻辑电路与CY7C68013A USB接口芯片实现信号握手及数据通信，进而与 PC机通信。为了保证各个芯片正常工作，设计电源调理电路实现将输入5V电源转换成多种电压向各个芯片供电。经过初步调试，并根据仿真结果判断驱动传输电路基本达到设计要求。关键词：FPGA，CCD，A/D变换，SDRAM，USB，驱动时序
上传时间： 2013-04-24
上传用户：prczsf
触摸屏主要有八种不同的技术－电阻式、表面电容式、投射电容式、表面声波式、红外式、弯曲波式、有源数字转换器式和光学成像式。
上传时间： 2013-05-25
上传用户：muhongqing
1.什么是CTP? CTP包括几种含义: 脱机直接制版(Computer-to-plate) 在机直接制版(Computer-to-press) 直接印刷(Computer-to-paper/print) 数字打样(Computer-to-proof) 普通PS版直接制版技术,即CTcP(Computer-to-conventional plate) 这里所论述的CTP系统是脱机直接制版(Computer-to-plate)。CTP就是计算机直接到印版，是一种数字化印版成像过程。CTP直接制版机与照排机结构原理相仿。起制版设备均是用计算机直接控制，用激光扫描成像，再通过显影、定影生成直接可上机印刷的印版。计算机直接制版是采用数字化工作流程，直接将文字、图象转变为数字，直接生成印版，省去了胶片这一材料、人工拼版的过程、半自动或全自动晒版工序。
标签： CTP
上传时间： 2013-10-27
上传用户：baiom
MSP430系列flash型超低功耗16位单片机MSP430系列单片机在超低功耗和功能集成等方面有明显的特点。该系列单片机自问世以来，颇受用户关注。在2000年该系列单片机又出现了几个FLASH型的成员，它们除了仍然具备适合应用在自动信号采集系统、电池供电便携式装置、超长时间连续工作的设备等领域的特点外，更具有开发方便、可以现场编程等优点。这些技术特点正是应用工程师特别感兴趣的。《MSP430系列FLASH型超低功耗16位单片机》对该系列单片机的FLASH型成员的原理、结构、内部各功能模块及开发方法与工具作详细介绍。MSP430系列FLASH型超低功耗16位单片机 目录 第1章 引 论1.1 MSP430系列单片机1.2 MSP430F11x系列1.3 MSP430F11x1系列1.4 MSP430F13x系列1.5 MSP430F14x系列第2章 结构概述2.1 引 言2.2 CPU2.3 程序存储器2.4 数据存储器2.5 运行控制2.6 外围模块2.7 振荡器与时钟发生器第3章 系统复位、中断及工作模式3.1 系统复位和初始化3.1.1 引 言3.1.2 系统复位后的设备初始化3.2 中断系统结构3.3 MSP430 中断优先级3.3.1 中断操作--复位/NMI3.3.2 中断操作--振荡器失效控制3.4 中断处理 3.4.1 SFR中的中断控制位3.4.2 中断向量地址3.4.3 外部中断3.5 工作模式3.5.1 低功耗模式0、1（LPM0和LPM1）3.5.2 低功耗模式2、3（LPM2和LPM3）3.5.3 低功耗模式4（LPM4）22 3.6 低功耗应用的要点23第4章 存储空间4.1 引 言4.2 存储器中的数据4.3 片内ROM组织4.3.1 ROM 表的处理4.3.2 计算分支跳转和子程序调用4.4 RAM 和外围模块组织4.4.1 RAM4.4.2 外围模块--地址定位4.4.3 外围模块--SFR4.5 FLASH存储器4.5.1 FLASH存储器的组织4.5.2 FALSH存储器的数据结构4.5.3 FLASH存储器的控制寄存器4.5.4 FLASH存储器的安全键值与中断4.5.5 经JTAG接口访问FLASH存储器39第5章 16位CPU5.1 CPU寄存器5.1.1 程序计数器PC5.1.2 系统堆栈指针SP5.1.3 状态寄存器SR5.1.4 常数发生寄存器CG1和CG25.2 寻址模式5.2.1 寄存器模式5.2.2 变址模式5.2.3 符号模式5.2.4 绝对模式5.2.5 间接模式5.2.6 间接增量模式5.2.7 立即模式5.2.8 指令的时钟周期与长度5.3 指令组概述5.3.1 双操作数指令5.3.2 单操作数指令5.3.3 条件跳转5.3.4 模拟指令的简短格式5.3.5 其他指令第6章 硬件乘法器6.1 硬件乘法器6.2 硬件乘法器操作6.2.1 无符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.2 有符号数相乘(16位×16位、16位×8位、8位×16位、8位×8位)6.2.3 无符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.2.4 有符号数乘加(16位×16位、16位×8位、8位×16位、8位×8位)6.3 硬件乘法器寄存器6.4 硬件乘法器的软件限制6.4.1 寻址模式6.4.2 中断程序6.4.3 MACS第7章 基础时钟模块7.1 基础时钟模块7.2 LFXT1与XT27.2.1 LFXT1振荡器7.2.2 XT2振荡器7.2.3 振荡器失效检测7.2.4 XT振荡器失效时的DCO7.3 DCO振荡器7.3.1 DCO振荡器的特性7.3.2 DCO调整器7.4 时钟与运行模式7.4.1 由PUC启动7.4.2 基础时钟调整7.4.3 用于低功耗的基础时钟特性7.4.4 选择晶振产生MCLK7.4.5 时钟信号的同步7.5 基础时钟模块控制寄存器7.5.1 DCO时钟频率控制7.5.2 振荡器与时钟控制寄存器7.5.3 SFR控制位第8章 输入输出端口8.1 引 言8.2 端口P1、P28.2.1 P1、P2的控制寄存器8.2.2 P1、P2的原理8.2.3 P1、P2的中断控制功能8.3 端口P3、P4、P5和P68.3.1 端口P3、P4、P5和P6的控制寄存器8.3.2 端口P3、P4、P5和P6的端口逻辑第9章 看门狗定时器WDT9.1 看门狗定时器9.2 WDT寄存器9.3 WDT中断控制功能9.4 WDT操作第10章 16位定时器Timer_A10.1 引 言10.2 Timer_A的操作10.2.1 定时器模式控制10.2.2 时钟源选择和分频10.2.3 定时器启动10.3 定时器模式10.3.1 停止模式10.3.2 增计数模式10.3.3 连续模式10.3.4 增/减计数模式10.4 捕获/比较模块10.4.1 捕获模式10.4.2 比较模式10.5 输出单元10.5.1 输出模式10.5.2 输出控制模块10.5.3 输出举例10.6 Timer_A的寄存器10.6.1 Timer_A控制寄存器TACTL10.6.2 Timer_A寄存器TAR10.6.3 捕获/比较控制寄存器CCTLx10.6.4 Timer_A中断向量寄存器10.7 Timer_A的UART应用 第11章 16位定时器Timer_B11.1 引 言11.2 Timer_B的操作11.2.1 定时器长度11.2.2 定时器模式控制11.2.3 时钟源选择和分频11.2.4 定时器启动11.3 定时器模式11.3.1 停止模式11.3.2 增计数模式11.3.3 连续模式11.3.4 增/减计数模式11.4 捕获/比较模块11.4.1 捕获模式11.4.2 比较模式11.5 输出单元11.5.1 输出模式11.5.2 输出控制模块11.5.3 输出举例11.6 Timer_B的寄存器11.6.1 Timer_B控制寄存器TBCTL11.6.2 Timer_B寄存器TBR11.6.3 捕获/比较控制寄存器CCTLx11.6.4 Timer_B中断向量寄存器第12章 USART通信模块的UART功能12.1 异步模式12.1.1 异步帧格式12.1.2 异步通信的波特率发生器12.1.3 异步通信格式12.1.4 线路空闲多机模式12.1.5 地址位多机通信格式12.2 中断和中断允许12.2.1 USART接收允许12.2.2 USART发送允许12.2.3 USART接收中断操作12.2.4 USART发送中断操作12.3 控制和状态寄存器12.3.1 USART控制寄存器UCTL12.3.2 发送控制寄存器UTCTL12.3.3 接收控制寄存器URCTL12.3.4 波特率选择和调整控制寄存器12.3.5 USART接收数据缓存URXBUF12.3.6 USART发送数据缓存UTXBUF12.4 UART模式，低功耗模式应用特性12.4.1 由UART帧启动接收操作12.4.2 时钟频率的充分利用与UART的波特率12.4.3 多处理机模式对节约MSP430资源的支持12.5 波特率计算 第13章 USART通信模块的SPI功能13.1 USART同步操作13.1.1 SPI模式中的主模式13.1.2 SPI模式中的从模式13.2 中断与控制功能 13.2.1 USART接收/发送允许位及接收操作13.2.2 USART接收/发送允许位及发送操作13.2.3 USART接收中断操作13.2.4 USART发送中断操作13.3 控制与状态寄存器13.3.1 USART控制寄存器13.3.2 发送控制寄存器UTCTL13.3.3 接收控制寄存器URCTL13.3.4 波特率选择和调制控制寄存器13.3.5 USART接收数据缓存URXBUF13.3.6 USART发送数据缓存UTXBUF第14章 比较器Comparator_A14.1 概 述14.2 比较器A原理14.2.1 输入模拟开关14.2.2 输入多路切换14.2.3 比较器14.2.4 输出滤波器14.2.5 参考电平发生器14.2.6 比较器A中断电路14.3 比较器A控制寄存器14.3.1 控制寄存器CACTL114.3.2 控制寄存器CACTL214.3.3 端口禁止寄存器CAPD14.4 比较器A应用14.4.1 模拟信号在数字端口的输入14.4.2 比较器A测量电阻元件14.4.3 两个独立电阻元件的测量系统14.4.4 比较器A检测电流或电压14.4.5 比较器A测量电流或电压14.4.6 测量比较器A的偏压14.4.7 比较器A的偏压补偿14.4.8 增加比较器A的回差第15章 模数转换器ADC1215.1 概 述15.2 ADC12的工作原理及操作15.2.1 ADC内核15.2.2 参考电平15.3 模拟输入与多路切换15.3.1 模拟多路切换15.3.2 输入信号15.3.3 热敏二极管的使用15.4 转换存储15.5 转换模式15.5.1 单通道单次转换模式15.5.2 序列通道单次转换模式15.5.3 单通道重复转换模式15.5.4 序列通道重复转换模式15.5.5 转换模式之间的切换15.5.6 低功耗15.6 转换时钟与转换速度15.7 采 样15.7.1 采样操作15.7.2 采样信号输入选择15.7.3 采样模式15.7.4 MSC位的使用15.7.5 采样时序15.8 ADC12控制寄存器15.8.1 控制寄存器ADC12CTL0和ADC12CTL115.8.2 转换存储寄存器ADC12MEMx15.8.3 控制寄存器ADC12MCTLx15.8.4 中断标志寄存器ADC12IFG.x和中断允许寄存器ADC12IEN.x15.8.5 中断向量寄存器ADC12IV15.9 ADC12接地与降噪第16章 FLASH型芯片的开发16.1 开发系统概述16.1.1 开发技术16.1.2 MSP430系列的开发16.1.3 MSP430F系列的开发16.2 FLASH型的FET开发方法16.2.1 MSP430芯片的JTAG接口16.2.2 FLASH型仿真工具16.3 FLASH型的BOOT ROM16.3.1 标准复位过程和进入BSL过程16.3.2 BSL的UART协议16.3.3 数据格式16.3.4 退出BSL16.3.5 保护口令16.3.6 BSL的内部设置和资源附录A 寻址空间附录B 指令说明B.1 指令汇总B.2 指令格式B.3 不增加ROM开销的模拟指令B.4 指令说明（字母顺序）B.5 用几条指令模拟的宏指令附录C MSP430系列单片机参数表附录D MSP430系列单片机封装形式附录E MSP430系列器件命名
上传时间： 2014-04-28
上传用户：sssnaxie
在对低噪声CMOS图像传感器的研究中，除需关注其噪声外，目前数字化也是它的一个重要的研究和设计方向，设计了一种可用于低噪声CMOS图像传感器的12 bit，10 Msps的流水线型ADC，并基于0.5 ?滋m标准CMOS工艺进行了流片。最后，通过在PCB测试版上用本文设计的ADC实现了模拟输出的低噪声CMOS图像传感器的模数转换，并基于自主开发的成像测试系统进行了成像验证，结果表明，成像画面清晰，该ADC可作为低噪声CMOS图像传感器的芯片级模数转换器应用。
上传时间： 2013-11-19
上传用户：xz85592677
文中对工作在脉冲多普勒体制下的雷达导引头箔条回波进行了建模,并且分析了箔条回波的时域和频域特性。基于箔条的整体运动特性,采用非递归滤波器法对箔条回波的幅度特性和功率谱特性进行了仿真实现,仿真结果与理论相符。箔条回波模型可用于PD雷达导引头干扰技术研究领域和PD雷达导引头抗干扰性能评估。
上传时间： 2013-11-06
上传用户：萍水相逢
核磁共振(NMR)是重要的检测手段和分析手段之一。随着其应用领域的拓展和 深入，核磁共振谱仪技术也不断地发展和完善。常规商业化谱仪虽然功能强大，但 是谱仪结构复杂，体积庞大，价格昂贵，因此限制了NMR技术的应用场合。而在许 多应用场合，比如教学中，往往需要一种结构简单，体积小巧，价格便宜，集成度 高的一体化核磁共振谱仪。 而随着A跚(Advanced RISC Machines)技术的发展与成熟，本文提出了一种用 于磁共振成像系统的，基于A刚的一体化核磁共振成像谱仪的设计方案。提供了谱 仪各部分的实际性能测试的结果和谱仪整体工作的成像实验结果，并对研制和实验 结果进行了讨论。 本论文主要内容如下： 第一，主要介绍了核磁共振原理，核磁共振成像的原理，核磁共振成像系统的结构。 第二，介绍ARM的概念与基本原理并简要介绍了相关的软件。 第三，介绍了一体化谱仪的研制过程，并分别从母板和核心板两部分的硬件部分设 计与软件部分设计上进行了相应的描述。 第四，介绍本谱仪系统的性能测试结果，并总结调试心得与现有问题，并对以后提出展望。 有关核磁共振更多知识请查看：医学影像设备
上传时间： 2013-11-06
上传用户：hanwudadi
