用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
该MATLAB通过给出典型例子介绍了在MATLAB环境下进行程序设计的方法
上传时间： 2015-09-24
上传用户：徐孺
这是借助凌阳61单片机及其软件环境做的语音控制小车的设计源代码
上传时间： 2013-12-18
上传用户：jqy_china
EIA（ELECTRONIC INDUSTRIES ALLIANCE）标准文档EIA-CEA-861-B，A DTV Profile for Uncompressed High Speed Digital Interfaces。
标签： ELECTRONIC INDUSTRIES ALLIANCE EIA-CEA
上传时间： 2015-09-27
上传用户：hphh
vrml和java3d的完美结合 大家可以尝试把wrl文件导入Java三维环境。 尽情的去作自己的毕业设计吧！
上传时间： 2015-09-28
上传用户：wweqas
FPGA/CPLD集成开发环境ISE的使用详解 示例代码1
上传时间： 2014-01-17
上传用户：baiom
FPGA/CPLD集成开发环境ISE使用详解实例－2
上传时间： 2013-12-20
上传用户：hullow
FPGA/CPLD集成开发环境ISE使用详解实例－3
上传时间： 2013-12-17
上传用户：VRMMO
FPGA/CPLD集成开发环境ISE使用详解实例－4
上传时间： 2015-09-29
上传用户：agent
FPGA/CPLD集成开发环境ISE使用详解实例－5
上传时间： 2014-01-23
上传用户：dreamboy36
