用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。 B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。 C：前5个时钟保持“0”，后面11个时钟保持“1”。 改进密勒码编码规则如下： 如果码元为逻辑“1”，用A信号表示。 如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推； “通信起始位”，用C信号表示； “通信结束位”，用“0”及紧随其后的B信号表示。 “无数据”，用连续的B信号表示。
上传时间： 2013-12-02
上传用户：wang0123456789
本设计以AT89C52为核心,充分利用AT89C52的三个定时/计时器,采用测量N个周期信号波形的算法.实现了频率,周期高精度的测量.
上传时间： 2015-09-24
上传用户：上善若水
循环纠错码译码器VHDL代码。通信方面FPGA设计基础代码。
上传时间： 2013-12-09
上传用户：xyipie
人民币智能分捡器硬件系统设计 人民币智能分捡器硬件系统设计
上传时间： 2013-12-26
上传用户：BOBOniu
单片机宏汇编器的源程序。给一些爱好者作为学习编译原理和 C 程序设计的例子.
上传时间： 2015-09-29
上传用户：Amygdala
arm 指令集寄存器和处理器模式(26-bit 体系) 寄存器和处理器模式(32-bit 体系) 程序状态寄存器和操纵它的指令 寄存器装载和存储指令 算术和逻辑指令 移位操作 乘法指令 比较指令 分支指令 条件执行 软件中断指令
上传时间： 2014-01-16
上传用户：
一个基于VB的网络信息发送器,可做毕业设计参考
上传时间： 2013-12-19
上传用户：古谷仁美
一个用MPS430F1211单片机开发的电话MODEM数据集抄器的原代码，开发环境为IAR430，
上传时间： 2014-11-22
上传用户：yimoney
51 c 一.闪烁灯 二.流水灯的左移右移 三.按键判断 四.数码管静态显示 五.数码管动态显示 六.4X4键盘识别 七.按键中断判断方式 八.定时器T0的应用---9.9秒计时设计 九.PC机与单片机通信 十.24C08读写操作
上传时间： 2013-11-29
上传用户：zhaiye
用VHDL设计的3-8译码器，精简~！
上传时间： 2014-01-27
上传用户：chens000
