VHDL实现的8位乘法器，所有仿真全部通过
标签： VHDL 8位 乘法器
上传时间： 2013-12-04
上传用户：wkchong
一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码
标签： VerilogHDL booth 语言 算法
上传时间： 2014-01-18
上传用户：从此走出阴霾
给出一段实现文本聊天的实例代码。除基本的聊天功能外，还需要维护一个已登录的用户的列表，如果session过期，可将用户从列表中出去过期用户，还支持除聊天室和改变用户昵称等功能。代码Default.aspx需要IIS+ASP.net环境支持
标签： 代码
上传时间： 2013-12-20
上传用户：源弋弋
实现了三种乘法器，可以进行性能比较，比较有较之
标签： 乘法器
上传时间： 2017-06-25
上传用户：hn891122
Galois域乘法器的Verilog源码 广泛用于信道编码、计算机代数及椭圆曲线加密等
标签： Verilog Galois 乘法器 源码
上传时间： 2017-06-28
上传用户：15071087253
Verilog写的 8 位超前进位加法器
标签： Verilog 进位 加法器
上传时间： 2017-07-01
上传用户：hustfanenze
4位二进制加法器，vhdl实现,外带译码器部分，清晰简洁，可读性好
标签： 二进制 加法器
上传时间： 2017-07-03
上传用户：1101055045
VHDL 乘法器 源代码，很好的VHDL 入门学习例程序
标签： VHDL 乘法器 源代码
上传时间： 2017-07-04
上传用户：1159797854
介绍关于FPGA的浮点加法器运算单元设计
标签： FPGA 浮点 加法器 单元设计
上传时间： 2014-01-24
上传用户：kbnswdifs
2位并行加法器初学者必看初步了解FPGA
标签： FPGA 并行 加法器 初学者
上传时间： 2013-11-25
上传用户：天诚24
