Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
《vhdl硬件描述语言与数字逻辑电路设计》修订版 电子工程师的必备知识...
《vhdl数字逻辑电路设计》一本很好的、对新手很有参考价值的教程...
电路由CD4069六反相器和74LS30八输入一输出与非门,可控硅电路组成的六路断路,二路闭路多路报警器,...
基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器 9.2.1 LCD显示单元的工作原理 9.2.2 显示逻辑设计的思路与流程 9.2.3 LCD显示单元的硬件实现 9.2.4 可编程单脉冲数据的BCD码化 9.2....