数字地模拟地的布线规则,如何降低数字信号和模拟信号间的相互干扰呢？在设计之前必须了解电磁兼容(EMC)的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。相反，如果系统存在两个参考面，就可能形成一个偶极天线(注：小型偶极天线的辐射大小与线的长度、流过的电流大小以及频率成正比)；而如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线(注：小型环状天线的辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比)。在设计中要尽可能避免这两种情况。 有人建议将混合信号电路板上的数字地和模拟地分割开，这样能实现数字地和模拟地之间的隔离。尽管这种方法可行，但是存在很多潜在的问题，在复杂的大型系统中问题尤其突出。最关键的问题是不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。 如图1所示，我们采用上述分割方法，而且信号线跨越了两个地之间的间隙，信号电流的返回路径是什么呢？假定被分割的两个地在某处连接在一起(通常情况下是在某个位置单点连接)，在这种情况下，地电流将会形成一个大的环路。流经大环路的高频电流会产生辐射和很高的地电感，如果流过大环路的是低电平模拟电流，该电流很容易受到外部信号干扰。最糟糕的是当把分割地在电源处连接在一起时，将形成一个非常大的电流环路。另外，模拟地和数字地通过一个长导线连接在一起会构成偶极天线。
上传时间： 2013-10-19
上传用户：playboys0
信号完整性问题是高速PCB 设计者必需面对的问题。阻抗匹配、合理端接、正确拓扑结构解决信号完整性问题的关键。传输线上信号的传输速度是有限的，信号线的布线长度产生的信号传输延时会对信号的时序关系产生影响，所以PCB 上的高速信号的长度以及延时要仔细计算和分析。运用信号完整性分析工具进行布线前后的仿真对于保证信号完整性和缩短设计周期是非常必要的。在PCB 板子已焊接加工完毕后才发现信号质量问题和时序问题，是经费和产品研制时间的浪费。1.1 板上高速信号分析我们设计的是基于PowerPC 的主板，主要由处理器MPC755、北桥MPC107、北桥PowerSpanII、VME 桥CA91C142B 等一些电路组成，上面的高速信号如图2-1 所示。板上高速信号主要包括：时钟信号、60X 总线信号、L2 Cache 接口信号、Memory 接口信号、PCI 总线0 信号、PCI 总线1 信号、VME 总线信号。这些信号的布线需要特别注意。由于高速信号较多，布线前后对信号进行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真软件，它可以进行布线前仿真和布线后仿真。
上传时间： 2013-11-17
上传用户：sqq
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
电路板布局………………………………………42.1 电源和地…………………………………………………………………….42.1.1 感抗……………………………………………………………………42.1.2 两层板和四层板………………………………………………………42.1.3 单层板和二层板设计中的微处理器地……………………………….42.1.4 信号返回地……………………………………………………………52.1.5 模拟数字和高压…………………………………………………….52.1.6 模拟电源引脚和模拟参考电压……………………………………….52.1.7 四层板中电源平面因该怎么做和不应该怎么做…………………….52.2 两层板中的电源分配……………………………………………………….62.2.1 单点和多点分配……………………………………………………….62.2.2 星型分配………………………………………………………………62.2.3 格栅化地……………………………………………………………….72.2.4 旁路和铁氧体磁珠……………………………………………………92.2.5 使噪声靠近磁珠……………………………………………………..102.3 电路板分区………………………………112.4 信号线……………………………………………………………………...122.4.1 容性和感性串扰……………………………………………………...122.4.2 天线因素和长度规则………………………………………………...122.4.3 串联终端传输线…………………………………………………..132.4.4 输入阻抗匹配………………………………………………………...132.5 电缆和接插件……………………………………………………………...132.5.1 差模和共模噪声……………………………………………………...142.5.2 串扰模型……………………………………………………………..142.5.3 返回线路数目……………………………………..142.5.4 对板外信号I/O的建议………………………………………………142.5.5 隔离噪声和静电放电ESD ……………………………………….142.6 其他布局问题……………………………………………………………...142.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板………...152.6.2 易感性布局…………………………………………………………...15
上传时间： 2013-10-19
上传用户：HGH77P99
减小电磁干扰的印刷电路板设计原则 内 容 摘要……1 1 背景…1 1.1 射频源.1 1.2 表面贴装芯片和通孔元器件.1 1.3 静态引脚活动引脚和输入.1 1.4 基本回路……..2 1.4.1 回路和偶极子的对称性3 1.5 差模和共模…..3 2 电路板布局…4 2.1 电源和地…….4 2.1.1 感抗……4 2.1.2 两层板和四层板4 2.1.3 单层板和二层板设计中的微处理器地.4 2.1.4 信号返回地……5 2.1.5 模拟数字和高压…….5 2.1.6 模拟电源引脚和模拟参考电压.5 2.1.7 四层板中电源平面因该怎么做和不应该怎么做…….5 2.2 两层板中的电源分配.6 2.2.1 单点和多点分配.6 2.2.2 星型分配6 2.2.3 格栅化地.7 2.2.4 旁路和铁氧体磁珠……9 2.2.5 使噪声靠近磁珠……..10 2.3 电路板分区…11 2.4 信号线……...12 2.4.1 容性和感性串扰……...12 2.4.2 天线因素和长度规则...12 2.4.3 串联终端传输线…..13 2.4.4 输入阻抗匹配...13 2.5 电缆和接插件……...13 2.5.1 差模和共模噪声……...14 2.5.2 串扰模型……..14 2.5.3 返回线路数目..14 2.5.4 对板外信号I/O的建议14 2.5.5 隔离噪声和静电放电ESD .14 2.6 其他布局问题……...14 2.6.1 汽车和用户应用带键盘和显示器的前端面板印刷电路板...15 2.6.2 易感性布局…...15 3 屏蔽..16 3.1 工作原理…...16 3.2 屏蔽接地…...16 3.3 电缆和屏蔽旁路………………..16 4 总结…………………………………………17 5 参考文献………………………17
上传时间： 2013-10-22
上传用户：a6697238
特点 显示范围-19999至99999位數 最高輸入頻率 10KHz 計數速度 50,5000脈波/秒可选择 四种输入模式可选择(加算,減算,加減算,90度相位差加減算 90度相位差加減算具有提高解析度4倍功能 输入脈波具有預設刻度功能 2组警报功能 15 BIT 类比输出功能 数位RS-485介面
上传时间： 2013-10-15
上传用户：1039312764
非归零码(NRZ)数字信号广泛用于数字通讯系统中的数据传输。许多NRZ测试码型已被产生于系统测试和验证。这些码型通常设计用来模拟实际的数据或者着重考验系统某方面的性能。为理解各种测试码型对特定系统的影响，理解测试码型和待测系统的频率特性是非常重要的。 本文给出了NRZ测试码型的时域特性，如数据率和码性长度，与其频域频谱成分的关系。内容包括NRZ测试码型的概述，功率谱的计算，功率谱的实验室测量以及它们的系统应用。
上传时间： 2013-11-15
上传用户：aesuser
TinyM0是广州致远电子有限公司为企业用户和高校师生设计的一款开发工具，核心微控制器采用的NXP公司最新推出的LPC1100系列Cortex-M0内核芯片。LPC1100微控制介绍：LPC1100系列微控制器采用了ARM公司最新发布的Cortex-M0内核，工作频率高达50MHz，功耗低至150μA/MHz，性能卓越、应用简单，更突出的是，它能够显著降低所有8/16位应用的代码长度，并且具有极低的市场定价，其价值和易用性比现有的8/16位微控制器更胜一筹，为追求ARM架构的8/16位用户提供了一种全新的32位解决方案。
上传时间： 2013-11-18
上传用户：laomv123
这是一个可以实用的通用破解软件时间限制的程序源码，基本原理是在软件运行的前几秒钟里将系统时间设置为软件容许你使用的可用时间，使用时将编译的可执行文件和ExeInfo.ini文件放到要运行的软件的目录里，运行编译的可执行文件就可用启动要运行的软件。运行前需要设置ExeInfo.ini文件，说明如下： EXENAME 为要破解的软件的执行程序名 GAP=5000 为设置成可用时间的时间长度，毫秒为单位 INCTIME=Y 是否每次运行都增大可用时间（有些软件会检测可用时间必须大于上次运行时间） DATETIME=2002-5-31 16:55:12 可用时间，为软件容许你使用的最初日期时间
上传时间： 2015-01-13
上传用户：偷心的海盗
软件模拟CRC冗余校验，可以对任意长度的发送序列求16位校验和，并且可以对接收序列进行检查。有详细的中文注释，和模拟函数
上传时间： 2014-01-20
上传用户：xsnjzljj
