verilog锁相环
学习期间的小verilog实例 ...
学习期间的小verilog实例 ...
simulink仿真,可以根据simulink原理对锁相环的过程进行仿真...
数字锁相环的verilog代码,在quartus上运行...
PLL(Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时钟信号,使高频器件正常工作,如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因,做不到很高的频率,而在需要高频应用时,由...
锁相环技术是现在电子应用中最常用到的,因此进行理论性的学习是很必要的...