📚 锁相环路技术资料

📦 资源总数：3998
💻 源代码：6231
锁相环路简称锁相环(PLL)，是一种输出一定频率信号的振电路，也称为相位同步环(回路)。该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。[1]

🔥 锁相环路热门资料

查看全部3998个资源 »

分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先这种方法可以节省锁相环资源，再者，这...

📅 👤 wpwpwlxwlx
altera FPGA PLL 分频器

💻 锁相环路源代码

查看更多 »
💻
bookinfo.dat
💻
开关式的 锁相环bh1415的调频参考c程序.lnp
💻
suoxianghuan.txt
💻
xiangweiji.txt
💻
锁相环（新）.rc
💻
锁相环（新）.h
📂 锁相环路资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 3998 个资源