锁相环路
锁相环路简称锁相环(PLL)，是一种输出一定频率信号的振电路，也称为相位同步环(回路)。该回路利用外部施加的基准信号与PLL回路内的振荡器输出的相位差恒定的反馈控制来产生振荡信号。电子设备在正常工作时,通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。[1]
资源总数
500
锁相环路 全部资料 500 份
4046 CMOS PLL 锁相环电路
The CD4046BC micropower phase-locked loop (PLL) consistsof a low power, linear, voltage-contr
2024-03-02
6
应用UMA1014T锁相环合成器设计一个锁相环电路
This application note is intended as a guide to designing a phaselocked loop based on the Philip
2024-02-22
6
PLL锁相环
PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振...
2021-07-23