低频数字式相位测量仪，采用了锁相技术、CPLD等技术
上传时间： 2014-01-23
上传用户：稀世之宝039
正交频分复用基于IEEE802.11a的PTA跟踪法，同学自己编的，较复杂，运用了锁相环
上传时间： 2014-01-24
上传用户：trepb001
这是基于verilog语言写的，是基于fpga的数字锁相环的设计，用modelsim打开
上传时间： 2014-01-24
上传用户：yangbo69
汽车防盗器控制器源码，采用电力载波方式，后端通过一个锁相环解调。
上传时间： 2016-08-10
上传用户：caiiicc
KX_DVP3F型FPGA应用板/开发板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。 RS232串行接口；VGA视频口 高速SRAM 512KB。可用于语音处理，NiosII运行等。 配置Flash EPCS2， 10万次烧写周期 。 isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧 写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz 工作时钟； 2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）； 液晶显示屏（20字X4行）； 工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。 配套示例程序、资料、编程软件光盘等。 4X4键盘，4普通按键，8可锁按键，8发光管 BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序
标签： FPGA CycloneII KX_DVP 61592
上传时间： 2014-01-08
上传用户：aa17807091
GPS的matlab程序，用于对产生的ca码进行移位，用在锁相环跟踪中对ca码调增
上传时间： 2016-10-13
上传用户：ggwz258
DSP2407定时器触发ADC，并且进行软件锁相环的实现。
上传时间： 2017-01-28
上传用户：gdgzhym
汉诺塔！！！ Simulate the movement of the Towers of Hanoi puzzle Bonus is possible for using animation eg. if n = 2 A→B A→C B→C if n = 3 A→C A→B C→B A→C B→A B→C A→C
标签： the animation Simulate movement
上传时间： 2017-02-11
上传用户：waizhang
ucos 在 arm9 芯片上的移植，内容包括： 1）初始启动的系统控制； 2）中断的拷贝； 3）锁相环的设置； 4) 堆栈的初始化； 5）ucos的移植 5i）任务切换的汇编代码； 5ii）时钟节拍的汇编代码；
上传时间： 2014-11-23
上传用户：pkkkkp
这篇文章的目的是，提出在1960年到1980年期间，对在数字锁相环(DPLL)的领域内完成的理论/试验著作的有系统的调查。数字锁相环描述在前后一致的通讯和跟踪接收机的实施(数字化)过程中需要的组成部分的核心
标签：
上传时间： 2013-12-11
上传用户：kikye
