该文档为基于FPGA的数字锁相环的研究与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： fpga
上传时间： 2022-04-27
上传用户：
该文档为软件锁相环的设计与应用总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 软件锁相环
上传时间： 2022-04-27
上传用户：slq1234567890
该文档为基于DSP Builder的带宽自适应全数字锁相环的设计与实现总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： dsp
上传时间： 2022-05-01
上传用户：
该文档为基于软件无线电的单边带锁相解调算法总结文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 软件无线电
上传时间： 2022-05-10
上传用户：
采用用verilog语言编写的全数字锁相环的源代码，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈
标签： verilog
上传时间： 2022-05-22
上传用户：
摘要：微弱信号检测是随着工程应用而不断发展的一门学科。近年来，微弱信号检测相关研究已经成为一个热点研究领域，具体表现在对微弱信号检测方法的探寻、对微弱信号检测系统的设计、对微弱信号检测仪器的研发。本文中主要研究了利用锁相放大器进行有用信号提取的微弱信号检测原理与实现方法。首先介绍了微弱信号检测的基本理论与常见的几种检测方法，重点介绍了利用数字锁相放大器进行信号检测的原理。在此基础上，结合数字锁相放大器的相关检测原理，给出了数字锁相放大器的整体设计方案，着重从相关检测原理算法和移相算法方面对数字锁相放大器的设计作了深入探讨。重点研究了采样频率与相关运算结果的关系，在设计的过程中先使用MATLAB进行算法上的模拟，从模拟结果发现参考信号为方波而采样频率与信号频率成一定关系时，系统相关运算存在固有误差。为减少该误差，提出了将动态采样率的方法引入数字锁相放大器设计中，运算发现动态采样的采样频率数越多，奇点产生的误差越少，有效地解决奇点问题。最后，使用LabVIEW对设计的系统进行仿真测试。测试结果表明该数字锁相放大器在信号幅度为5V、噪声标准差小于等于50时（SWR=.34.04dB），能有效地检测出频率为500kHz以下的信号，系统检测结果与理论计算值的相对误差基本不超过2%。
上传时间： 2022-06-18
上传用户：
一.基础理论锁相环路（Phase Locked Loop）是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相位。系统框图如下：当0，（1）与0：（1）相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小，这就是环路的锁定状态。从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进入同步状态[2nrtto，e，.]的时间为1。。那么从1=1，的起始状态到达进入同步状态的全部过程就称为锁相环路的捕获过程。捕获过程所需的时间T，=1，-1，称为捕获时间。显然，捕获时间T，的大小不但与环路的参数有关，而且与起始状态有关。对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差8.（4）-Ao。。若Ao，超过某一范围，环路就不能捕获了。这个范围的大小是锁相环路的一个重要性能指标，称为环路的捕获带Ao，。
标签： 射频锁相环
上传时间： 2022-06-21
上传用户：
本资源为2015全国电设E题报告——基于锁相环的简易频谱仪内含原理分析方案对比及原理图，下面是本资源的部分内容：本系统采用MSP430F5529为主控器件，采用锁相环频率合成芯片ADF4110、三阶RC低通滤波器和压控振荡芯片MAX2606实现稳定的本振源，产生本征频率在90MHz～110MHz的恒定正弦信号；采用乘法器AD835实现对输出信号幅度的调整；同样采用AD835实现被测信号与本征信号的混频，经过低通滤波得到混频后的低频量由单片机上的ADC进行采样，能在80MHz～100MHz频段内扫描并显示信号频谱和主信号频率，并且够测量全频段内部分杂散频率的个数。经测试，本系统实现了题目要求的全部功能，且人机交互友好。
上传时间： 2022-07-05
上传用户：
虚拟锁相放大器的multisim仿真
上传时间： 2022-07-09
上传用户：aben
微弱信号检测的一种方法-锁相放大器及其应用
上传时间： 2022-07-12
上传用户：
