随着电力电子技术的飞速发展,越来越多的电力电子装置被广泛应用到各个领域,其中相当一部分负荷具有非线性或具有时变特性,使电网中暂态冲击、无功功率、高次谐波及三相不平衡问题日趋严重,给电网的供电质量造成严重的污染和损耗.因此,对电力系统进行谐波抑制和无功补偿,提高电网供电质量变得十分重要.电力有源滤波器(Active Power Filter,简称APF)与无源滤波器相比,APF具有高度可控制和快速响应特性,并且能跟踪补偿各次谐波、自动产生所需变化的无功功率和谐波功率,其特性不受系统影响,无谐波放大威胁.并联型电力有源滤波器(Shunt Active Power Filter,简称SAPF)更是得到了广泛的应用. 近年来,自适应算法中的递推最小二乘法(简称RLS)应用越来越广泛,该算法简单,收敛速度快.应用基于RLS自适应算法的滤波器(简称RLS滤波器),可以快速有效的滤除杂波,同时自动调整滤波器参数,不断改进滤波性能,最终得到所需的信号. 本文研究了基于平均功率和RLS自适应算法的并联型有源滤波器.它的参考电流是一个同电网相电压同相位的三相平衡的有功电流,它包含两个分量:一个是由实测的三相负载瞬时功率计算得到的,基于平均功率算法的电网应该为负载各相提供的有功电流瞬时参考值；另一个是为了维持有源滤波器中逆变器的直流母线电压基本恒定,主要通过RLS滤波器计算得出的电网各相应该提供的有功电流瞬时参考值.两个分量的计算共同构成了该有源滤波器参考电流的计算.补偿电流指令值与实际补偿电流比较生成控制逆变桥工作的PWM脉冲,生成补偿电流,达到补偿负载无功和抑制谐波的目的. 应用RLS滤波器得到维持直流母线电压恒定的直流侧有功系数A<,dc>,克服了传统PI控制中参数难以得到且由于参数过于敏感而导致补偿后电流纹波太大的问题.使得当稳态时SAPF自身的功率损耗和暂态负载变化时因为直流侧电容提供电网和负载之间的有功功率差而引起的电压的波动迅速反馈到指令电流的计算中.RLS算法收敛快,SAPF实时性大大提高.基于该方法的SAPF结构简单,无需锁相器. 根据本文的算法应用MATAB建立了仿真系统,仿真结果表明基于该算法的SAPF的可行性和实时性.
上传时间： 2013-04-24
上传用户：mfhe2005
超声波电机（Ultrasonic Motor，简称USM）是近二十年来发展起来的一种新原理微型电机，该类电机不同于传统的电磁感应电机，它是利用压电陶瓷的逆压电效应激发超声振动，借助弹性体谐振放大，通过摩擦耦合使运动体产生旋转或直线运动。这种电机具有结构紧凑、响应快、低速大力矩、不受电磁干扰、断电自锁等优点，在微型机械、机器人、精密仪器、家用电器、汽车、航空航天等方面有着广泛的应用前景。 二十多年来超声波电机的研究取得了很大的进展，有些机型已经逐步产业化。为了适应超声波电机推广应用和产业化发展的需要，必须加强电机驱动控制技术的研究工作。目前，小型化、通用化、高性能的驱动电源和简单、实用的控制技术已成为国内外研究的热点。本文总结了国内外关于超声波电机的驱动控制技术以及其驱动电源的设计理论与经验，分析了电机的阻抗特性及其谐振频率漂移的影响因素。在此基础上，本文提出了基于保持电机驱动电压、电流间相位差恒定不变的频率跟踪方法，设计了一种新型的超声波电机驱动电源。 本文开展的主要研究工作如下： （1）简要介绍了超声波电机的基本原理、独特优点、发展历史以及本论文的选题意义和主要内容。 （2）分析了超声波电机的阻抗特性，在此基础上研究了电机频率漂移的原因及不利影响，总结了各种实现频率跟踪的方法。 （3）在理论分析的基础上，提出了基于保持超声波电机驱动电压、电流间相位差恒定不变的频率跟踪方法，该方法可以由锁相环CD4046实现。 （4）对所设计的超声波电机驱动电源进行实验，从实验结果可知该电源能够有效地驱动电机，并且频率跟踪的效果较好，电机转速的变化可稳定在4％左右。
上传时间： 2013-06-27
上传用户：星仔
大气能见度(Visibility)是反映大气透明度的一个指标，是气象观测的常规项目，它对航海、航空、陆上交通以及军事活动等都有重要影响。目前国内能见度仪，特别是适用于海洋恶劣环境中的便携式、高精度的能见度仪较少，需要研制适合海上测量的能见度仪。 在系统阐述大气能见度检测理论依据的基础上，研究了能见度检测系统的关键技术，主要包括光源的稳定性、微弱信号的相敏检测技术及信号的抗干扰技术等。本系统由发射模块、接收模块、信号处理模块及电源模块等组成。设计了发射模块和接收模块的光学系统，并进行了发射光源的调制设计、接收模块中的光电转换电路、放大电路、带通滤波电路的设计及信号的锁相放大电路的设计等。大气能见度测量属于微弱信号检测技术，在海上更容易受到外界自然光及其它环境因素的干扰，因此滤除各种干扰，提取有用的微弱信号是本设计的核心。本文重点研究了光敏检测技术和适合于微弱信号检测的锁相放大技术，设计了以OPT101为核心的光敏检测电路，有效提高了电路的灵敏度和抗干扰，简化了设计；设计了以平衡调制解调芯片AD630为核心的锁相放大电路和由双D触发器SN74HCT74及单稳态触发器M74HC4538B1R组成的移相电路，实验证明，在较大的噪声背景下，该电路可以有效地提取出反映能见度变化的有用信号。锁相放大后的直流信号，经AD处理后输入到微处理器ARM中，经过理论运算最后得到能见度值。为了保证系统工作的稳定性，特别是海上恶劣环境，对系统进行了防盐、雾、水的设计，如对镜头进行镀膜、对PCB板进行了三防处理等。 最后进行了能见度仪样机的研制。
上传时间： 2013-04-24
上传用户：胡佳明胡佳明
DDS（Direct Digital Synthesis直接数字频率合成技术）是广泛应用的信号生成方法，其优点是易于程控，输出频率分辨率高，同时芯片的集成度高，适合于嵌入式系统设计。针对现有的压电陶瓷电源输出波形频率、相位等不能程控、电路集成度不高、体积和功耗较大等问题，本文以ARM作为控制电路核心，引入DDS技术产生输出的波形信号，并由集成高压运放将波形信号提高至输出级的电压和功率。 在压电陶瓷电源硬件电路中采用了模块化设计，主要分为ARM控制电路、DDS系统驱动电路和波形调理电路、高压运放电路等几个部分。电源控制电路以三星公司的S3C2440控制器为核心，以触摸屏作为人机输入界面；DDS芯片选用ADI公司的AD9851，设计了DDS系统外围驱动电路，滤波和信号调理电路，并应用了将DDS与锁相环技术相结合的杂散问题解决方案；高压运放电路由两级运放电路组成，采用了电压控制型驱动原理，放大电路的核心是PA92集成高压运放，加入了补偿电路以提高系统的响应带宽，并在电源输出设置了过电流保护和快速放电的放电回路。 电源软件部分采用WINCE嵌入式系统，根据WINCE系统驱动架构设计DDS芯片的流接口程序，编写了流接口函数和配置文件，并将流驱动程序集成入WINCE系统；编写了基于EVC的触摸屏人机界面主程序，由主程序将用户输入参数转换为DDS芯片的控制字，并采用动态加载流驱动方式将控制字送入DDS芯片实现了对其输出的控制。 对电源进行了不同典型波形输出的测试实验。在实验中，测试了DDS信号波形输出的精度和分辨率、电源动态输出精度和对信号波形的跟随性和响应性能。实验表明，压电陶瓷电源输出信号波形精度较高，对波形、频率等参数改变的响应速度快，达到电源输出稳定性要求。
上传时间： 2013-04-24
上传用户：haoxiyizhong
微弱信号检测装置 四川理工学院 刘鹏飞、梁天德、曾学明 摘要： 本设计以TI的Launch Pad为核心板，采用锁相放大技术设计并制作了一套微弱信号检测装置，用以检测在强噪声背景下已知频率微弱正弦波信号的幅度值，并在液晶屏上数字显示出所测信号相应的幅度值。实验结果显示其抗干扰能力强，测量精度高。 关键词：强噪声；微弱信号；锁相放大；Launch Pad Abstract: This design is based on the Launch Pad of TI core board, using a lock-in amplifier technique designed and produced a weak signal detection device, to measure the known frequency sine wave signal amplitude values of the weak in the high noise background, and shows the measured signal amplitude of the corresponding value in the liquid crystal screen. Test results showed that it has high accuracy and strong anti-jamming capability. Keywords: weak signal detection; lock-in-amplifier; Launch Pad 1、引言 随着现代科学技术的发展，在科研与生产过程中人们越来越需要从复杂高强度的噪声中检测出有用的微弱信号，因此对微弱信号的检测成为当前科研的热点。微弱信号并不意味着信号幅度小，而是指被噪声淹没的信号，“微弱”也仅是相对于噪声而言的。只有在有效抑制噪声的条件下有选择的放大微弱信号的幅度，才能提取出有用信号。微弱信号检测技术的应用相当广泛，在生物医学、光学、电学、材料科学等相关领域显得愈发重要。 2、方案论证 针对微弱信号的检测的方法有很多，比如滤波法、取样积分器、锁相放大器等。下面就针对这几种方法做一简要说明。 方案一：滤波法。 在大部分的检测仪器中都要用到滤波方法对模拟信号进行一定的处理，例如隔离直流分量，改善信号波形，防止离散化时的波形混叠，克服噪声的不利影响，提高信噪比等。常用的噪声滤波器有：带通、带阻、高通、低通等。但是滤波方法检测信号不能用于信号频谱与噪声频谱重叠的情况，有其局限性。虽然可以对滤波器的通频带进行调节，但其噪声抑制能力有限，同时其准确性与稳定性将大打折扣。
上传时间： 2013-11-04
上传用户：lty6899826
利用锁相环(PLL)和YTO相结合,设计出一种频率合成器。实现了3～7 GHz的频率覆盖和低于0.2 Hz的频率分辨率。全频段相噪均在-108 dBc/Hz@10 kHz以下,具有较高的实用价值。
上传时间： 2013-10-31
上传用户：258彼岸
结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案具有相位噪声低、频率控制灵活等优点，满足了实际工程应用。
上传时间： 2013-11-12
上传用户：jiwy
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
为了检测四相输电系统中的谐波藕光功电流，在迸一步完善FBD法定义的基础上，提出了一种基于FBD法的四相输电系统电流检测方法。该方法利用锁相环产生参考电压，
上传时间： 2013-12-15
上传用户：会稽剑客
设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dBc，相位噪声优于-90 dBc/Hz。
上传时间： 2014-01-06
上传用户：brain kung
