大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验...
大学vhdl语言实验大全,基于max-plus2平台,内有8-3译码器,8位加法器,数字钟,数码显示,74ls138,8,4位计数器,d,rs触发器,加法器,交通灯等,此原码基于长江大学可编程器件实验...
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。...
作者:Analog Devices,Inc 平台:ADSP21xx 编程语言:ASM 说明:ADSP21xx用AD的16位定点DSP作音频压缩器性价比不错...
uCOSII-2.76在sunplus的16位MCU产品SPMC75下的移植代码,包含完整的工程和uCOSII-2.76的源码! SPMC75是一种功能强大的16位MCU,拥有功能强大的多个定时器....
TLC0831A8位A/D转换器(C语言驱动程序)...
这是用VHDL语言写的32位分频器的程序,可直接运行,看结果,欢迎使用。多指正,交流。...
TLV2544-2548多通道12位串行A-D转换器的原理与应用...
verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位...
带串行控制的10位模数转换器TLC1549在8051系统中的应用(c语言源程序)...
单片机的四位显示及时间.单片机上电复位后,等待按键4启动定时器0 再次按键4,定时器0停止计数,进入时分初值设置状态,每按一次1键,时加一,每按一次2键,分加一...