常用2、4、6及任意偶数分频器的VHDL代码实现(原创)...
常用1、3、5及任意奇数分频器的VHDL代码实现(原创)...
分频器,用VHDL语言编码,可能对你用处不是很大,但做为参考还是很大用处的...
数字边沿鉴相器 verilog源程序...
关于用触发器构建简单分频器的介绍文档,图文并茂,讲解详细...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源