从算法设计到硬线逻辑的实现:复杂数字逻辑系统的Verilog
上传时间: 2016-03-09
上传用户:weixiao99
VHDL硬件描述语言与数字逻辑电路设计,需要的朋友可以下载。
上传时间: 2016-03-10
上传用户:1427796291
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬件的运用。 4.CPLD/ FPGA 每一I/O Pin 皆有逻辑状态监视器,以便迅速了解每一引脚状态。 5.清楚标示每一管脚的脚位,易于观察和测量。 6.使用并口在开发系统下直接下载。 7.可在线将CPLD/ FPGA 程序到FLASH ROM,实验仪可独立运行,适合大学生EDA 电子竞赛。 8.可做8051 和CPLD/ FPGA 的组合电路实验。 9.适用于WINDOWS95/98/NT/2000/XP 操作系统。 10.数万门的现场可编程芯片让设计所思即所得。
上传时间: 2016-03-14
上传用户:671145514
VHDL硬件描述语言与数字逻辑电路设计——学习FPGA/CPLD时可参考
上传时间: 2016-03-16
上传用户:nanfeicui
简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块,并调试得到正确仿真结果,然后将各个功能模块组合起来。最后作整体仿真、下载,得到实物。由于采用纯数字硬件设计制作,稳定性、可靠性远远高于使用单片机或模拟方式实现的系统,外围电路简单。该数字频率计达到预期要求,实现了可变量程测量,测量范围0.1Hz—9999MHz,精度可达0.1Hz。
上传时间: 2016-03-20
上传用户:qq521
中南大学数字电子技术课程设计--数字钟的设计 一.设计目的 1. 进一步掌握各芯片的逻辑功能及使用方法。 2. 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 3. 进一步掌握数字系统的设计和数字系统功能的测试方法。 4. 进一步掌握数字系统的制作和布线方法。 二.设计要求 1.设计指标 数字钟具有显示时、分、秒的功能; 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时,报时声音四低一高; 并且要求走时准确。 2.设计要求 画出电路原理图(或仿真电路图); 元器件及参数选择,有相关原器件清单; 3.制作要求 自行装配和调试,并能发现问题和解决问题。 4.编写设计报告 写出设计与制作的全过程,附上有关资料和图纸,有心得体会。
上传时间: 2013-12-25
上传用户:netwolf
详细介绍了MSP430单片机的3V-5V逻辑转换接口设计,包括接口电平兼容分析,电路设计技巧等.当然,也适用于其他单片机平台.
上传时间: 2013-12-13
上传用户:yxgi5
从算法设计到硬线逻辑的实现——实验练习与Verilog语法手册,与先前传的《VerilogHDL教程》配合使用,Pdg格式,请用超星阅览器打开。
上传时间: 2014-10-28
上传用户:zycidjl
现场可编程逻辑器件设计的十条铁律,可以提高设计质量
上传时间: 2013-12-26
上传用户:klin3139
1. 课程设计的任务 本次课程设计的任务是实现一个算术逻辑运算单元,使之能够完成不带进位位算术、逻辑八位二进制数的运算。由具有扩展能力强,结构简单清晰,连线方便快捷的总线结构作为系统结构。系统测试采用在系统的每个总线上设置测试孔。采用闪存存储数据,系统可以通过监测模块来修改和控制微程序的运行。 采用若干种类的芯片组作为运算器和数据输入输出缓冲、输入锁存器,其中2片74LS181构成8位字长的ALU单元是算术逻辑运算单元核心。
标签: 算术逻辑运算
上传时间: 2014-01-12
上传用户:123456wh