电子元器件是组成电子电路的最小单位，也是修理中需要检测和更换的对象。本书对常用电子元器件的外形、性能、识别及检测技术进行了系统的分析，内容新颖、资料翔实、通俗易懂，具有较强的针对性和实用性。按照结构清晰、层次分明的原则，本书可分为以下几部分：第一部分为基本元器件篇。主要包括本书的第一章~第七章。重点介绍了电阻、电容、电感、变压器、二极管、三极管、场效应管、晶闸管的基本组成，识别方法和检测技巧。这些元器件是电路的基本组成元件，也是必须理解和掌握的内容。第二部分为特殊元器件篇。主要包括本书的第八章~第十二章。重点介绍了电声器件、石英晶体、陶瓷器件、开关、插接件、继电器、传感器和显示器件的识别及检测，这些元器件虽不如基本元器件应用广泛，但在电路中具有特殊的作用，是分析和理解电路的基础。第三部分为集成电路篇。主要包括本书的第十三章、第十四章。重点介绍了常用集成电路的分类、识别、检测和拆焊，并对应用十分广泛的集成稳压器进行了详细的分析。第四部分为贴片元器件篇。主要包括本书的第十五章。贴片状元器件（SMD/SMC）是无引线或短引线的新型微小型元器件，它适合于在没有通孔的印制板上安装，是表面组装技术（SMT）的专用元器件。目前，片状元器件已在计算机、移动通信设备、医疗电子产品等高科技产品和摄像机、彩电高频头、VCD机等家用电器中得到广泛应用。本篇重点分析了常用片状元件的性能及识别技巧，可供维修和使用片状元件时参考。本书具有较强的针对性和实用性，内容新颖、资料翔实、通俗易懂，同时，考虑到读者使用方便，对书中所给出的元器件均进行了认真的分类和总结。由于时间仓促，书中错漏之处在所难免，敬请广大读者批评指正。
标签： 电子元器件
上传时间： 2022-06-24
上传用户：moh2000
ALLEGRO PCBLAYOUT 教程:建盘建库-载入网表-布局布线-校对审核-底片输出Ⅰ、建盘、建库：Ⅰ. Ⅰ 、建盘ALLEGRO中焊盘可以分为三种：表贴盘、插装盘
上传时间： 2013-06-19
上传用户：dba1592201
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上传时间： 2013-10-22
上传用户：pei5
关于PCB封装的资料收集整理. 大的来说,元件有插装和贴装.零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD 元件放上，即可焊接在电路板上了。晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-52等等，千变万化。还有一个就是电阻，在DEVICE 库中，它也是简单地把它们称为RES1 和RES2，不管它是100Ω 还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，完全是按该电阻的功率数来决定的我们选用的1/4W 和甚至1/2W 的电阻，都可以用AXIAL0.3 元件封装，而功率数大一点的话，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：电阻类及无极性双端元件：AXIAL0.3-AXIAL1.0无极性电容：RAD0.1-RAD0.4有极性电容：RB.2/.4-RB.5/1.0二极管：DIODE0.4及DIODE0.7石英晶体振荡器：XTAL1晶体管、FET、UJT：TO-xxx(TO-3,TO-5)可变电阻（POT1、POT2）：VR1-VR5这些常用的元件封装，大家最好能把它背下来，这些元件封装，大家可以把它拆分成两部分来记如电阻AXIAL0.3 可拆成AXIAL 和0.3，AXIAL 翻译成中文就是轴状的，0.3 则是该电阻在印刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为RB.2/.4，RB.3/.6 等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的晶体管，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx 就是单排的封装。等等。值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚可不一定一样。例如，对于TO-92B之类的包装，通常是1 脚为E（发射极），而2 脚有可能是B 极（基极），也可能是C（集电极）；同样的，3脚有可能是C，也有可能是B，具体是那个，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称），同样的，场效应管，MOS 管也可以用跟晶体管一样的封装，它可以通用于三个引脚的元件。Q1-B，在PCB 里，加载这种网络表的时候，就会找不到节点（对不上）。在可变电阻
上传时间： 2013-11-03
上传用户：daguogai
P C B 可测性设计布线规则之建议― ― 从源头改善可测率PCB 设计除需考虑功能性与安全性等要求外，亦需考虑可生产与可测试。这里提供可测性设计建议供设计布线工程师参考。1. 每一个铜箔电路支点，至少需要一个可测试点。如无对应的测试点，将可导致与之相关的开短路不可检出，并且与之相连的零件会因无测试点而不可测。2. 双面治具会增加制作成本，且上针板的测试针定位准确度差。所以Layout 时应通过Via Hole 尽可能将测试点放置于同一面。这样就只要做单面治具即可。3. 测试选点优先级：A.测垫(Test Pad) B.通孔(Through Hole) C.零件脚(Component Lead) D.贯穿孔(Via Hole)(未Mask)。而对于零件脚，应以AI 零件脚及其它较细较短脚为优先，较粗或较长的引脚接触性误判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板弯变形，影响测点精准度，制作治具需特殊处理。5. 避免将测点置于SMT 之PAD 上，因SMT 零件会偏移，故不可靠，且易伤及零件。6. 避免使用过长零件脚(>170mil(4.3mm))或过大的孔(直径>1.5mm)为测点。7. 对于电池(Battery)最好预留Jumper，在ICT 测试时能有效隔离电池的影响。8. 定位孔要求：(a) 定位孔(Tooling Hole)直径最好为125mil(3.175mm)及其以上。(b) 每一片PCB 须有2 个定位孔和一个防呆孔(也可说成定位孔,用以预防将PCB反放而导致机器压破板)，且孔内不能沾锡。(c) 选择以对角线，距离最远之2 孔为定位孔。(d) 各定位孔(含防呆孔)不应设计成中心对称,即PCB 旋转180 度角后仍能放入PCB,这样,作业员易于反放而致机器压破板)9. 测试点要求：(e) 两测点或测点与预钻孔之中心距不得小于50mil(1.27mm)，否则有一测点无法植针。以大于100mil(2.54mm)为佳，其次是75mil(1.905mm)。(f) 测点应离其附近零件(位于同一面者)至少100mil，如为高于3mm 零件，则应至少间距120mil，方便治具制作。(g) 测点应平均分布于PCB 表面，避免局部密度过高，影响治具测试时测试针压力平衡。(h) 测点直径最好能不小于35mil(0.9mm)，如在上针板，则最好不小于40mil(1.00mm)，圆形、正方形均可。小于0.030”(30mil)之测点需额外加工，以导正目标。(i) 测点的Pad 及Via 不应有防焊漆(Solder Mask)。(j) 测点应离板边或折边至少100mil。(k) 锡点被实践证实是最好的测试探针接触点。因为锡的氧化物较轻且容易刺穿。以锡点作测试点，因接触不良导致误判的机会极少且可延长探针使用寿命。锡点尤其以PCB 光板制作时的喷锡点最佳。PCB 裸铜测点，高温后已氧化，且其硬度高，所以探针接触电阻变化而致测试误判率很高。如果裸铜测点在SMT 时加上锡膏再经回流焊固化为锡点，虽可大幅改善，但因助焊剂或吃锡不完全的缘故，仍会出现较多的接触误判。
上传时间： 2014-01-13
上传用户：cylnpy
PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
上传时间： 2013-11-16
上传用户：cjf0304
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
标签： PCB
上传时间： 2014-01-12
上传用户：凌云御清风
本文试图帮助设计者在没有表面安装设备的情况下只做第一个使用Cygnal TQFP和LQFP器件的样机系统。本应用笔记假定读者至少具有通孔焊接的基本手工焊接技术。本文介绍如何拆除，清洗和更换一个具有0.5mm间距的48脚TQFP器件。
上传时间： 2015-11-10
上传用户：龚小四龚小四
【作 者】（美）霍华德·约翰逊（Howard Johnson），（美）Martin Graham著；沈立等译本教材结合了数字和模拟电路理论，对高速数字电路系统设计中的信号完整性和EMC方面的问题进行了讨论和研究。书中详细讨论了涉及信号完整性方面的传输线、时钟偏移和抖动、端接、过孔等问题。第1章 基础知识 18 1.1 频率与时间 18 1.2 时间与距离 21 1.3 集总与分布系统 22 1.4 关于3 dB和RMS频率的解释 24 1.5 4种类型的电抗 25 1.6 普通电容 26 1.7 普通电感 31 1.8 估算衰减时间的更好方法 35 1.9 互容 37 1.10 互感 40第2章 逻辑门电路的高速特性 47 2.1 一种年代久远的数字技术的发展历史 47 2.2 功率 31 2.3 速度 66 2.4 封装 71第3章 测量技术 84第4章 传输线 123第5章 地平面和叠层 169第6章 端接 195第7章 通孔 214第8章 电源系统 225第9章 连接器 249第10章 扁平电缆 271第11章 时钟分配 285第12章 时钟振荡器 304
标签： 高速数字设计
上传时间： 2022-04-15
上传用户：wangshoupeng199
AD15是一款专业实用的电脑机械设计工具，AD15功能强悍，支持多边形铺铜检查、增强的Union功能、板框间隙检查、通孔阻焊扩展、测试点间隙检查、焊盘和过孔管理等多种实用功能，Altium Designer 2015操作简便，从设计到编辑再到测试，它都可以帮你统统搞定。AD15软件功能 多边形铺铜检查 我们增加了多边形铺铜的扩展检查。在铺铜过程中，将按照铺铜顺序自动检查相关性，避免生成重叠的多边形铺铜。 增强的Union功能 PCB面板新增了一个Union版块，协助您管理设计数据。Union面板会显示设计项目中所有的Union类型、Union以及Union数据基元，并与设计中的其它PCB对象完美兼容。 板框间隙检查 我们扩展了间隙检查选项，AD15支持PCB对象和定义的板框边缘之间的间隙检查。这能提供更精确的间隙检查，更好地控制元件放置。 Cypress CapSense 我们在集成库中增加了CapSense接触式传感器，您可以在原理图设计的库面板中轻松访问。 通孔阻焊扩展 我们新增了选项，用于定义过孔边缘或焊盘边缘的阻焊扩展，使您的PCB设计更加精确、更加可控。 测试点间隙检查 通过增强的测试点间隙检查选项，您可以更好地控制间隙检查，更容易检查测试点与通孔焊盘之间、以及测试点之间的距离。 焊盘和过孔管理 通过焊盘和过孔管理功能， 轻松创建模板，管理焊盘和过孔叠层。这是一个非常好的设计复用工具，可以为PCB中的特定焊盘组创建便于复制的焊盘模板。 xDxDesigner Importer 将原理图设计从xDxDesigner导入至Altium Designer的新工具，AD15可以节省大量重建原理图设计的时间。AD15软件特色 在PCB设计领域有超过25年的研发经验 我们在设计工程开发领域有着卓越的成绩。 专注于利润的增长 我们致力于逐年提高我们的利润 拥有全球多元化的盈利模式 我们营业收入的43%来自于美洲国家，38%来自于欧洲，12%来自于中国，还有7%源于亚太地区。 对于未来发展有良好的定位 电子以及PCB设计在我们的智能系统中处核心地位。 客户年度服务计划有力支撑着我们的营业额 47%的总销售额是通过客户年度服务计划来实现的 正在利用其研发科技的优势进军物联网设备的开发领域。 我们正在为中国的制造商合作伙伴提供IOT应用服务
上传时间： 2022-07-22
上传用户：canderile
