近年来，随着多媒体技术的迅猛发展，电子、计算机、通讯和娱乐之间的相互融合、渗透越来越多，而数字音频技术则是应用最为广泛的技术之一。MP3(MPEG-1 Audio LayerⅢ)编解码算法作为数字音频的解决方案，在便携式多媒体产品中得到了广泛流行。 在已有的便携式MP3系统实现方案中，低速处理器与专用硬件结合的SOC设计方案结合了硬件实现方式和软件实现方式的优点，具有成本低、升级容易、功能丰富等特点。IMDCT(反向改进离散余弦变换)是编解码算法中一个运算量大调用频率高的运算步骤，因此适于硬件实现，以降低处理器的开销和功耗，来提高整个系统的性能。 本文首先阐述了MP3音频编解码标准和流程，以及IMDCT常用的各种实现算法。在此基础上选择了适于硬件实现的递归循环实现方法，并在已有算法的基础上进行了改进，减小了所需硬件资源需求并保持了运算速度。接着提出了模块总体设计方案，结合算法进行了实现结构的优化，并在EDA环境下具体实现，用硬件描述语言设计、综合、仿真，且下载到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在减小硬件资源的同时快速地实现了IMDCT，经验证功能正确。
上传时间： 2013-05-31
上传用户：Minly
随着微电子技术的高速发展，实时图像处理在多媒体、图像通信等领域有着越来越广泛的应用。FPGA就是硬件处理实时图像数据的理想选择，基于FPGA的图像处理专用芯片的研究将成为信息产业的新热点。 本文以FPGA为平台，使用VHDL硬件描述语言设计并实现了中值滤波、顺序滤波、数学形态学、卷积运算和高斯滤波等图像处理算法。在设计过程中，通过改进算法和优化结构，在合理地利用硬件资源的条件下，有效地挖掘出算法内在的并行性，采用流水线结构优化算法，提高了顶层滤波模块的处理速度。在中值滤波器的硬件设计中，本文提出了一种快速中值滤波算法，该算法大大节省了硬件资源，处理速度也很快。在数学形态学算法的硬件实现中，本文提出的最大值滤波和最小值滤波算法大大减少了硬件资源的占用率，适应了流水线设计的要求，提高了图像处理速度。 整个设计及各个模块都在Altera公司的开发环境QuartusⅡ以及第三方仿真软件Modelsim上进行了逻辑综合以及仿真。综合和仿真的结果表明，使用FPGA硬件处理图像数据不仅能够获得很好的处理效果，达到较高的工作频率，处理速度也远远高于软件法处理图像，可满足实时图像处理的要求。 本课题为图像处理专用FPGA芯片的设计做了有益的探索性尝试，对今后完成以FPGA图像处理芯片为核心的实时图像处理系统的设计有着积极的意义。
上传时间： 2013-06-08
上传用户：shuiyuehen1987
随着数字视频广播的发展，观众将会面对越来越多综合或专门频道的选择，欣赏到更高品质，更多服务的节目。而广播业者则要为这些节目的版权购买，制作而承受更高的成本，单纯的广告收入已经不够。要求对用户收取一定的收视费用，而另一方面，调查也显示用户是愿意预付一定费用以获得更好服务的。条件接受系统(Conditional Access system)就是为了商业目的而对某些广播服务实施接入控制，决定一个数字接受设备能否将特定的广播节目展现给最终用户的系统。CA技术要求既能使用户自由选择收看节目又能保护广播业者的利益，确算只有已支付了或即将支付费用的用户才能收看到所选的电视节目。在数字电视领域中，CA系统无疑将成为发展新服务的必需条件。但是在不同的运营商可能会使用不同的CA系统，在不同的CA系统之间进行互操作所必需共同遵守的最基本条件是：通用的加扰算法。每个用户接收设备中应集成相应的解扰模块。在我国国家标准--数字电视条件接收系统GY/Z 175-2001的附录H中有详细的描述。 FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 首先本文简要介绍CA系统的目的和组成，FPGA的结构和原理，优势。然后介绍了利用FPGA来实现CA系统主要组成部分即加扰的原理和步骤，分析算法，划分逻辑结构，软件仿真，划分硬件模块，硬件性能分析，验证平台构建，硬件实现等。 然后对以上各个部分做详细的阐述。同时为了指导FPGA设计，给出了FPGA的结构和原理与FPGA设计的基本原则、设计的基本技巧、设计的基本流程； 最后给出了该加扰系统的测试与验证方法以及验证和测试结果。
上传时间： 2013-06-22
上传用户：chongchong2016
随着图像处理和模式识别技术的进步，基于生物特征的识别技术成为蓬勃发展的高技术之一，根据IBG(InternationalBiometricGroup)组织对生物特征市场的统计和预测，该领域的收入的年增长率30-50％，到2008年，全球总收入将达到46.39亿美元。而基于指纹特征的识别技术由于其独特的可靠性，稳定性，方便快捷的特点，恰好符合了市场的需求。目前指纹识别技术是生物识别领域中应用最广泛的识别技术，也是研究与应用的一个热点。 SOPC片上可编程系统和嵌入式系统是当前电子设计领域中最热门的概念。NiosⅡ是Altera公司开发的一种采用流水线技术、单指令流的RISC嵌入式处理器软核，可以将它嵌入FPGA内部，与用户自定义逻辑结合构成一个基于FPGA的片上系统。与嵌入式硬核相比较，嵌入式软核具有更大的灵活性。而FPGA的高速性、恰恰满足了指纹识别系统对速度的要求。 本文对指纹识别技术中各个环节的算法进行了较为深入的研究，结合NiosⅡ嵌入式处理器的特点，对算法进行了合理的选择与优化，形成了一套完整的指纹识别算法，并提出了一种基于FPGA的指纹识别系统硬件设计方案。 论文的内容主要包括以下几个方面： 1、对指纹图像预处理、后处理和匹配算法进行了改进，提高了算法的性能；设计了一种适用于快速匹配的指纹特征数据结构；提出了一套基于特征点匹配的指纹识别算法。实验结果表明该算法速度快、误识率较低、可靠性较高，可以满足实用的要求。 2、本着增加系统集成度、减小系统体积、提高便携性、降低功耗和成本，同时提升系统的性能的原则，使用Altera公司提供的外围设备IP核配合NiosⅡ处理器软核搭建了一个单片嵌入式系统，然后以内嵌NiosⅡ软核的FPGA和FPS200指纹采集器为核心芯片，外配片外RAM和Flash存储器以及小键盘和LCD显示屏等器件，设计了一个便携式指纹识别系统，提出了一套基于FPGA的硬件设计方案。 3、利用NiosⅡ开发板对硬件设计方案进行了初步的验证，实现了指纹采集芯片FPS200与FPGA的接口，并进行了算法的移植。 实验结果表明本文所提出的系统设计方案是可行的。基于FPGA的自动指纹识别系统在速度、功耗、体积、扩展性方面有着独特的优势，具有广阔的发展空间。最后提出了对这一设计继续改进的思路和下一步研究的内容。
上传时间： 2013-06-07
上传用户：kikye
随着微电子技术的发展，可编程逻辑器件取得了迅速的发展，其功能日益强大，FPGA内部可用逻辑资源飞速增长，近来推出的FPGA都针对数字信号处理的特点做了特定设计，集成了存储器、锁相环（PLL）、硬件乘法器、DSP模块等，通过使用各个公司提供的FPGA开发软件使用硬件描述语言，可以实现特定的信号处理算法，如FFT、FIR等算法，为电子设计工程师提供了新的选择。实时图像处理系统采用FPGA+DSP的结构来完成整个复杂的图像处理算法。将图像处理算法进行分类，FPGA和DSP份协作发挥各自的长处，对于算法实现简单、运算量大、实时性高的这类处理过程由大容量高性能的FPGA实现，DSP则用来处理经过预处理后的图像数据，来运行算法结构复杂，乘加运算多的算法。整个系统主要包括FPGA处理单元、DSP处理单元以及PCI接口通讯三个部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及应用，完成了Stratix芯片的选型。设计了数字图像处理板的电路原理图和PCB设计图。并对电路板进行调试，工作正常。（2）完成了FPGA程序下载电缆的PCB电路设计，并调试成功，应用到FPGA的调试下载配置中，取得了良好的实验与经济效果。（3）充分利用FPGA的设计开发软件与工具，完成了中值滤波、形态学滤波和自适应阈值的FPGA实现，并给出了详细的实现过程。将算法下载到FPGA芯片，经过试验调试，达到要求。（4）研究了PCI接口通讯的实现方式，选用PCI9054芯片实现通讯，完成PCI接口电路设计，经过调试，实现了中断、DMA等方式，满足了数据传输的要求。（5）学习了C6701DSP芯片的工作特性以及内部功能结构，完成了DSP外围存储器的扩展、时钟信号发生以及电源模块等外围电路的设计。
上传时间： 2013-07-16
上传用户：xiaowei314
随着信息化、网络化和智能化的发展，嵌入式系统和加密技术成为当今热门的技术。本文将两方面的技术结合起来，在对ARM嵌入式系统和高级数据加密标准算法Rijndael作全面分析的基础上，对其应用做了研究。 文中首先分析了嵌入式系统和数据加密算法的发展状况，介绍了 ARM微处理器体系结构和 Rijndael 算法原理的相关知识。然后，结合课题研究，详细介绍了开发板 SHX-ARM7 的硬件配置和嵌入式软件开发环境的建立，包括 ADS1.2和超级终端的设置。 文中深入研究了嵌入式操作系统的移植和 Rijndael 算法在开发板上的编程实现，给出了仿真实验结果。选择移植的μC/OS-Ⅱ操作系统具有良好的实时性、可扩展性和可移植性，为进一步的嵌入式应用打下基础。Rijndael 算法的实现分为三大模块：密钥扩展、加密和解密模块，其结果可作为API函数，在嵌入式加密应用软件编程中直接调用。 本文对基于 ARM 的 Rijndael 算法的应用进行了探讨，给出了基于ARM微处理器与Rijndael算法的IC卡数据加密系统的设计方案，并提出了三种密钥安全管理方案，经比较重点描述了“一卡一密、一次一密”的密码管理思想。该方法能够保证每张 IC 卡每次用来存储重要数据时的初始密钥都是随机的，在一定程度上增加了破译难度，提高了安全性。 在结论中阐述了尚需进一步解决的问题以及下一步的工作内容。
上传时间： 2013-07-06
上传用户：kjgkadjg
三相spwm信号是由高频载波和三相调 制波比较而得的，三相svpwm信号也可理解为由高频载波和三相调制波比较而得，区别是前者的三相调制波是三相对称的正弦波，后者的三相调制波是三相对称的马鞍形波，马鞍形波由正弦波和一定幅值的三次谐波复合而成。但令人回味的是，svpwm的最初出现和发展却和以上思路大相径庭，其完全从空间矢量的角度出发，后来人们才发现svpwm和spwm的以上渊源[1]。至今svpwm已在三相或多相逆变器中得以广泛应用，其原因有两个，一是采用svpwm的逆变器输出相电压中的基波含量高于采用spwm的逆变器[2][3]，二是dsp的快速运算能力可以实时计算开关时间。但在实际应用svpwm时，往往对以下问题感到疑惑：svpwm算法的推导、开关向量的选择、dsp的实现、逆变器输出相电压有效值的大小。本文的内容将有助这些疑惑的解决，更灵活地应用svpwm算法。
上传时间： 2013-06-05
上传用户：851197153
遥感图像是深空探测和近地观测所得数据的重要载体，在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大，它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度，从而减小图像的存储容量和传输带宽，它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低，并行性好，适合于硬件实现，能实现对空间数据的实时处理，从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输，必须对它进行加密处理。AES加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准，它不但能抵抗各种攻击，保证加密数据的安全性，而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和AES加密算法进行了研究，完成的主要工作包括： (1)研究了CCSDS图像压缩算法的原理和结构，用C语言实现了算法的编解码器，并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了AES加密算法的原理和结构，用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和AES加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了AES加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和AES加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术，在系统速度和资源面积上取得了较好的平衡，达到了预期的设计目的。
上传时间： 2013-07-15
上传用户：dylutao
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turbo码已经走向了实用化的道路，如何用硬件实现有效的Turbo码编译码器成为了人们研究的重点。 论文以基于FPGA实现Turbo码译码器为研究目标，首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构和交织算法。然后重点分析了MAP译码算法，Log-MAP译码算法和：Max-Log-MAP译码算法，并对三种译码算法进行了详细的理论推导和计算复杂度的定量分析比较，对影响Turbo码译码性能的主要因素进行了MATLB仿真分析。 论文在深入分析比较上述三种译码算法的基础之上，选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和基于3GPP标准的Turbo码译码器的内交织的FPGA设计进行了深入研究，完成了固定译码长度的Turbo码译码器的FPGA设计实现，并利用ModelSim和MATLAB分别对译码器进行了功能时序验证和FPGA定点仿真测试。
上传时间： 2013-07-09
上传用户：caixiaoxu26
