本文件包括多路选择器器建模
本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,...
本文件包括多路选择器器建模,译码器实验程序,加法器实验程序,比较器实验程序,计数器建模,I2C接口标准建模源码,串行接口RS232标准建模源码标准,LCM建模源码,时钟6分频源码,串并转化源码。 ,...
java 的 fontchoseer(字体选择器)...
8选1数据选择器...
数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码...
VHDL router16通路选择器 基于实际模型的设计...
用CASE实现4选1数据选择器 很实用 运用VERILOG...
程序提供了一种2选1选择器的算法,只需稍加即可改成n选1选择器。哇!...
多路选择器 verilog CPLD EPM1270 源代码...
多路选择器是一个多输入,单输出的组合逻辑电路,在算法电路的实现中常用来根据地址码来调度数据。...
日期选择器,javascript编写,界面美观...